[实用新型]一种能够消除衬偏效应的传输门电路

说明书

技术领域

本实用新型涉及集成电路技术，尤其涉及到能够消除衬偏效应的传输门电路。

背景技术

如图1所示为现有技术的传输门电路图，由于PMOS管的衬底接电源VDD，输入A端和衬底之间就会有衬偏效应存在，增大了传输门的导通电阻，在小信号传输时就会有很大的影响。

发明内容

本实用新型所要解决的技术问题是：提供一种能够消除衬偏效应的传输门电路，以解决现有技术传输门存在衬偏效应的不足。

为解决上述技术问题，本实用新型提供一种能够消除衬偏效应的传输门电路，包括第一PMOS管M1、第一NMOS管M2、第二PMOS管M3和第三PMOS管M4：

第一PMOS管M1的栅极接控制端S，源极接输入端A，漏极接输出端B，衬底接第二PMOS管M3的漏极和第三PMOS管M4的源极；第一NMOS管M2的栅极接控制端源极接输入端A，漏极接输出端B；第二PMOS管M3的栅极接控制端源极接电源VDD，漏极接第一PMOS管M1的衬底和第三PMOS管M4的源极；第三PMOS管M4的栅极接控制端S，源极接第二PMOS管M3的漏极和第一PMOS管M1的衬底，漏极接输入端A。

本实用新型所达到的有益效果在于，当控制端S为低电平时，第三PMOS管M4导通使得第一PMOS管M1的衬底和输入端A接在一起，这样就没有衬偏效应存在，降低了传输门的导通电阻；当控制端S为高电平时，第二PMOS管M3导通使得第一PMOS管M1的衬底接到电源VDD，这样可以保证输入端A在电源VDD和地之间进行变化，源漏到衬底的寄生二极管一直处在反偏。

附图说明

图1为现有技术的传输门电路图。

图2为本实用新型的传输门电路图。

具体实施方式

以下结合附图和实施例对本实用新型内容进一步说明。

一种能够消除衬偏效应的传输门电路，如图2所示，包括第一PMOS管M1、第一NMOS管M2、第二PMOS管M3和第三PMOS管M4：

第一PMOS管M1的栅极接控制端S，源极接输入端A，漏极接输出端B，衬底接第二PMOS管M3的漏极和第三PMOS管M4的源极；第一NMOS管M2的栅极接控制端源极接输入端A，漏极接输出端B；第二PMOS管M3的栅极接控制端源极接电源VDD，漏极接第一PMOS管M1的衬底和第三PMOS管M4的源极；第三PMOS管M4的栅极接控制端S，源极接第二PMOS管M3的漏极和第一PMOS管M1的衬底，漏极接输入端A。

当控制端S为低电平时，第三PMOS管M4导通使得第一PMOS管M1的衬底和输入端A接在一起，这样就没有衬偏效应存在，降低了传输门的导通电阻；当控制端S为高电平时，第二PMOS管M3导通使得第一PMOS管M1的衬底接到电源VDD，这样可以保证输入端A在电源VDD和地之间进行变化，源漏到衬底的寄生二极管一直处在反偏。

对上述所提供的实施方式的说明，仅是本实用新型的优选实施方式的说明，对本技术领域的技术人员来说能够根据以上说明进行实现或使用本发明。应当指出，对于本技术领域的技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和变形，任何不超出本发明实质精神范围内的发明创造，应视为本实用新型的保护范围。