[实用新型]一种应用Low‑K厚介质层的超低电容瞬态电压抑制器结构

说明书

技术领域

本实用新型涉及一种应用Low-K厚介质层的超低电容瞬态电压抑制器结构。

背景技术

超低电容瞬态电压抑制器(TVS)是当今最有效的保护高速传输接口(I/O)免受静电和浪涌冲击的半导体器件，而电容的降低可以避免对速度越来越快的高速传输信号形成干扰；超低电容瞬态电压抑制器(TVS)必须最大程度的降低寄生电容，而层间介质层(ILD)的电容是寄生电容的主要贡献者，因此降低层间介质层的电容可以直接降低TVS的整体电容。

实用新型内容

针对上述问题，本实用新型提供一种降低层间介质层的应用Low-K厚介质层的超低电容瞬态电压抑制器结构。

实现本实用新型的技术方案如下：

一种应用Low-K厚介质层的超低电容瞬态电压抑制器结构，包括硅基衬底，处于硅基衬底上表面的外延层，以及处于外延层上表面上方的金属层，在金属层下表面与外延层上表面之间设有层间介质层，所述金属层上表面形成钝化层；所述层间介质层中部开设有贯穿层间介质层上下表面的接触孔，金属层沉积穿过接触孔与外延层接触，所述层间介质层为低阶电常数介质层，层间介质层的厚度为2微米—5微米。

所述层间介质层为介电常数为3.5的掺氟二氧化硅或介电常数为3.0的掺碳二氧化硅。

所述接触孔为从上往下口径逐渐变小的锥形孔；所述接触孔的数量为一个或阵列式布置的多个。

采用了上述技术方案，由于层间介质层的电容：C_ILD＝κ*S/d，κ为极板间介质的介电常数，S为极板面积，d为极板间的距离；常用的硅片中使用的层间介质层(ILD)是二氧化硅(SiO2)，其介电常数为3.9，对其厚度没有特别要求，一般在0.5-1.0微米之间；但是本实用新型采用介电常数为3.5的掺氟二氧化硅或介电常数为3.0的掺碳二氧化硅作为层间介质层，以及厚度控制在厚度为2微米—5微米，相比于同款抑制器中，可以将介质层电容降低20—30％，从而也就能够降低TVS的整体电容，减少抑制器中的寄生电容。

附图说明

图1为本实用新型的剖面示意图；

图2为本实用新型中层间介质层上采用阵列接触孔的俯视示意图；

附图中，1为硅基衬底，2为外延层，3为金属层，4为层间介质层，5为钝化层，6为接触孔，7为接线区域。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例的附图，对本实用新型实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

参见图1所示，一种应用Low-K厚介质层的超低电容瞬态电压抑制器结构，包括硅基衬底1，处于硅基衬底上表面的外延层2，外延层由硅基衬底的籽晶生长而成，可以减少器件中闩锁效应；以及处于外延层上表面上方的铝或铜金属层3，在金属层下表面与外延层上表面之间设有层间介质层4，金属层上表面形成钝化层5，以对金属层形成保护；层间介质层中部开设有贯穿层间介质层上下表面的接触孔6，金属层沉积穿过接触孔与外延层接触，金属层上表面的中部形成工引线(铜线或铝线)焊接的接线区域7；层间介质层为低阶电常数介质层，层间介质层的厚度为2微米或3微米或4微米或5微米。

具体实施中，层间介质层为介电常数为3.5的掺氟二氧化硅或介电常数为3.0的掺碳二氧化硅。接触孔为从上往下口径逐渐变小的锥形孔，以避免金属层向下沉积过程中产生沉积死角区域；接触孔的数量为一个或阵列式布置的多个；如图1中示出的为采用一个接触孔的抑制器结构；如图2所示，接触孔采用多个孔阵列布置，即在层间介质层上开设四个或九个或十六个小的接触孔，由多个小的接触孔来替代上面一个大的接触孔。