[实用新型]一种计算机信息安全防护装置

说明书

技术领域

本实用新型涉及计算机信息安全技术领域，特别涉及一种计算机信息安全防护装置。

背景技术

在这个信息化日益加剧的时代，设备有价而数据无价的概念已经深入人心，一旦数据泄密，其损失将是无法估量的。因此信息的安全问题已经成为计算机厂家和信息安全机构的研究热点。现有的加密模式通常分为软件加密和硬件加密。软件加密存在着占用主机资源大、运算效率低、安全性较差的缺陷，为此通常需要硬件加密的方式，提高处理能力和安全性。硬件加密是通过加密芯片、独立的处理芯片等实现密码运算，然而传统的硬件加密的接口通常采用串口或并口模式，存在传输效率较低、使用连接存在局限性的缺陷。

实用新型内容

本实用新型解决了上述不足，提供了一种计算机信息安全防护装置，具有通用性强、加密效率高、安全性强、易于安装的特点。

本实用新型所解决的技术问题可以采用以下技术方案来实现：

一种计算机信息安全防护装置，包括FPGA开发板、USB接口模块及PC终端，所述FPGA开发板内设有SOPC模块和AES加密模块，所述SOPC模块用于实现PC终端与FPGA开发板的信号互通，所述SOPC模块控制所述USB接口模块和AES加密模块，所述SOPC模块包括FPGA芯片、存储模块及外设接口模块，所述FPGA芯片采用EP2C8Q208C芯片，所述外设接口模块包括JTAG接口、EPCS芯片、USB控制模块端口及加解密控制端口，所述SOPC模块与所述USB接口模块通过所述USB控制模块端口连接，所述USB控制模块端口由8位数据总线D7至D0、一位USB_INT中断信号线、一位USB_WR写选通信号线、一位USB_RD读选通信号线及一位USB_AO状态控制信号线构成，所述SOPC模块与所述AES加密模块通过所述加解密控制端口连接，所述加解密控制端口由EN输出端口、SEN输出端口、DATAOUT输出端口、DATAIN输出端口及RDY输入端口构成。

作为优选，所述FPGA开发板内还设有电源接口、电源开关、网口芯片、有源晶振、实时时钟芯片、蜂鸣器、数码管及LED显示屏。

作为优选，所述USB接口模块采用CH376芯片。

作为优选，所述存储模块采用SDRAM芯片。

本实用新型与现有技术相比具有如下突出优点和效果：本实用新型通过优化设计，采用USB接口硬件加密模式，提高了使用便捷性，具有通用性强、加密效率高、安全性强、易于安装的特点。

附图说明

图1为本实用新型的整体控制连接结构示意图。

具体实施方式

为了使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本实用新型。

如图1所示，本实用新型提供的一种计算机信息安全防护装置，包括FPGA开发板1、USB接口模块4及PC终端5，FPGA开发板1内设有SOPC模块2和AES加密模块3，FPGA开发板1内还设有电源接口、电源开关、网口芯片、有源晶振、实时时钟芯片、蜂鸣器、数码管及LED显示屏，SOPC模块2用于实现PC终端5与FPGA开发板1的信号互通，SOPC模块2控制USB接口模块4和AES加密模块3，SOPC模块2包括FPGA芯片、存储模块及外设接口模块，FPGA芯片采用EP2C8Q208C芯片，存储模块采用SDRAM芯片，外设接口模块包括JTAG接口、EPCS芯片、USB控制模块端口及加解密控制端口，JTAG接口用于PC终端5与FPGA开发板1串行通信，EPCS芯片用于存入程序源代码，存储非易失性的程序和数据，同时方便管理FPGA芯片的配置数据，USB接口模块4采用CH376芯片，SOPC模块2与USB接口模块4通过USB控制模块端口连接，USB控制模块端口由8位数据总线D7至D0、一位USB_INT中断信号线、一位USB_WR写选通信号线、一位USB_RD读选通信号线及一位USB_AO状态控制信号线构成，SOPC模块2与AES加密模块3通过加解密控制端口连接，加解密控制端口由EN输出端口、SEN输出端口、DATAOUT输出端口、DATAIN输出端口及RDY输入端口构成，EN输出端口为加解密使能信号传输端口，RDY输入端口为加解密完成信号传输端口。

本实用新型通过优化设计，采用USB接口硬件加密模式，提高了使用便捷性，具有通用性强、加密效率高、安全性强、易于安装的特点。

由技术常识可知，本实用新型可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此，上述公开的实施方案，就各方面而言，都只是举例说明，并不是仅有的。所有在本实用新型范围内或在等同于本实用新型的范围内的改变均被本实用新型包含。