[实用新型]一种电流基准电路

说明书

技术领域

本实用新型涉及电路技术领域，特别是涉及一种电流基准电路。

背景技术

图1是现有的电流基准电路。图1中，运算放大器A’的输出端接到PMOS管P6’的栅端，PMOS管P6’的漏端反馈回运算放大器A’的正输入端，运算放大器A’的负输入端接电压基准源，电压基准源的电压为Vbg’。这样，流过PMOS管P6’的电流I’＝Vbg’/R’，Vbg’跟温度没有关系，电阻R’的温度系数很小，那么电流I’基本也是零温度系数的，可以作为电流基准。

但是，图1中的电流基准电路存在以下缺陷：运算放大器A’使得整个环路的电流建立起来比较慢，即基准电流的建立时间长，一般是100ns量级的。

实用新型内容

鉴于上述问题，本实用新型实施例的目的在于提供一种电流基准电路，以解决现有电流基准电路的基准电流建立时间长的问题。

为了解决上述问题，本实用新型实施例公开了一种电流基准电路，包括：

第一电流产生模块，所述第一电流产生模块分别与电源和基准电压源相连，所述第一电流产生模块用于产生正温度系数的第一电流；

第二电流产生模块，所述第二电流产生模块分别与所述电源和所述第一电流产生模块的一端相连，所述第二电流产生模块用于产生负温度系数的第二电流；

第一电流输出模块，所述第一电流输出模块与所述第一电流产生模块的一端相连，且所述第一电流输出模块与所述第一电流产生模块镜像设置，所述第一电流输出模块用于根据所述第一电流镜像产生第三电流；

第二电流输出模块，所述第二电流输出模块与所述第二电流产生模块的一端相连，且所述第二电流输出模块与所述第二电流产生模块镜像设置，所述第二电流输出模块用于根据所述第二电流镜像产生第四电流；

所述第三电流和所述第四电流之和作为所述电流基准电路的输出电流。

可选地，所述第一电流产生模块包括：

第一PMOS管，所述第一PMOS管的源端与所述电源相连，所述第一PMOS管的漏端与栅端相连，所述第一PMOS管的栅端作为所述第一电流产生模块的一端；

第一NMOS管，所述第一NMOS管的栅端与所述基准电压源相连，所述第一NMOS管的漏端与所述第一PMOS管的漏端相连；

第一电阻模块，所述第一电阻模块的一端与所述第一NMOS管的源端相连，所述第一电阻模块的另一端接地。

具体地，所述第一NMOS管工作于亚阈值区。

可选地，所述第二电流产生模块包括：

第二PMOS管，所述第二PMOS管的源端与所述电源相连，所述第二PMOS管的栅端与所述第一电流产生模块的一端相连；

第二NMOS管，所述第二NMOS管的漏端与所述第二PMOS管的漏端相连，所述第二NMOS管的源端接地；

第三PMOS管，所述第三PMOS管的源端与所述电源相连，所述第三PMOS管的漏端与栅端相连，所述第三PMOS管的栅端作为所述第二电流产生模块的一端；

第三NMOS管，所述第三NMOS管的漏端与所述第三PMOS管的漏端相连，所述第三NMOS管的栅端与所述第二PMOS管的漏端相连；

第二电阻模块，所述第二电阻模块的一端分别与所述第二NMOS管的栅端和所述第三NMOS管的源端相连，所述第二电阻模块的另一端接地。

具体地，所述第二NMOS管工作于亚阈值区。

可选地，所述第一电流输出模块包括：

第四PMOS管，所述第四PMOS管的源端与所述电源相连，所述第四PMOS管的栅端与所述第一电流产生模块的一端相连，所述第四PMOS管的漏端输出所述第三电流。

可选地，所述第二电流输出模块包括：

第五PMOS管，所述第五PMOS管的源端与所述电源相连，所述第五PMOS管的栅端与所述第二电流产生模块的一端相连，所述第五PMOS管的漏端输出所述第四电流。

可选地，还包括：

电容模块，所述电容模块的一端与所述第二PMOS管的漏端相连，所述电容模块的另一端接地。

可选地，所述基准电压源为带隙基准电压源。