[实用新型]一种振荡器电路及非易失性存储器

说明书

技术领域

本实用新型涉及电路技术领域，特别是涉及一种振荡器电路和一种非易失性存储器。

背景技术

FLASH(闪存)中电荷泵电路是必不可少的。有时需将多个电荷泵电路进行并联，以提高提供电荷的能力。其中，如果同时将相同的时钟信号提供给该多个并联的电荷泵电路，那么该多个并联的电荷泵电路瞬间的抽放电流很大，对电源的影响也很大，因此，通常需要将多个不同相位的时钟信号错位提供给该多个并联的电荷泵电路，从而减小瞬间抽放电流的影响。

图1是现有的振荡器电路，可以输出时钟信号b，该振荡器电路为三级环形振荡器电路。时钟信号b分别经过传输门和反相器后，产生两个近似反向的时钟信号clk1’和时钟信号clk2’。时钟信号clk1’和时钟信号clk2’可以继续作为时钟源头，分别经过不同的延时电路后形成不同相位差的时钟信号clk3’和时钟信号clk4’，最后，时钟信号clk3’和时钟信号clk4’提供给并联的电荷泵电路作为时钟信号。同时，时钟信号clk1’和时钟信号clk2’也可以同时作为电荷泵电路里面的一组反向时钟源。

现有的振荡器电路存在以下缺点：需要利用传输门来实现相位反向，然而在不同的工艺角下，反相器与传输门的延时不一样，使得时钟信号clk1’和时钟信号clk2’并不是反向的，这样导致电荷泵电路的效率大大降低；同时，延时电路需要用到大量的延时器件，导致芯片面积大大增加。

实用新型内容

鉴于上述问题，本实用新型实施例的目的在于提供一种振荡器电路和一种非易失性存储器，以解决现有的振荡器电路导致电荷泵电路效率低，芯片面积大的问题。

为了解决上述问题，本实用新型实施例公开了一种振荡器电路，包括：

第一反相模块和第二反相模块，所述第一反相模块和所述第二反相模块分别包括N个相同的反相单元，N为大于0的整数，当N为奇数时，所述第一反相模块中的N个反相单元互相串联，所述第二反相模块中的N个反相单元互相串联，当N为偶数时，所述第一反相模块中的N个反相单元串联，所述第二反相模块中的N个反相单元串联，所述第一反相模块的输入端与所述第二反相模块的输出端连接，所述第一反相模块的输出端与所述第二反相模块的输入端连接；

N个锁存器，所述锁存器的一端连接在所述第一反相模块中两个串联的反相单元之间，所述锁存器的另一端连接在所述第二反相模块中两个串联的反相单元之间，所述锁存器的一端输出第一时钟信号，所述锁存器的另一端输出第二时钟信号。

具体地，所述反相单元包括至少一个反相器。

可选地，所述反相器为具有尾电流源限制的反相器。

可选地，所述锁存器包括两个反相器，所述两个反相器互相串联。

为了解决上述问题，本实用新型实施例还公开了一种非易失性存储器，包括多个并联的电荷泵电路和至少一个所述的振荡器电路，所述至少一个振荡器电路为所述多个并联的电荷泵电路提供时钟信号。

本实用新型实施例包括以下优点：设置振荡器电路包括第一反相模块、第二反相模块及N个锁存器，其中，第一反相模块和第二反相模块分别包括N个相同的反相单元，当N为奇数时，第一反相模块中的N个反相单元互相串联，第二反相模块中的N个反相单元互相串联，当N为偶数时，第一反相模块中的N个反相单元串联，第二反相模块中的N个反相单元串联，第一反相模块的输入端与第二反相模块的输出端连接，第一反相模块的输出端与第二反相模块的输入端连接；锁存器的一端连接在第一反相模块中两个串联的反相单元之间，锁存器的另一端连接在第二反相模块中两个串联的反相单元之间，锁存器的一端输出第一时钟信号，锁存器的另一端输出第二时钟信号。这样，在无需延时器件的情况下，实现了每个锁存器一端输出的时钟信号和另一端输出的时钟信号完全反向，且N个锁存器的一端(或N个锁存器的另一端)之间的相位互差360°/N，且在任何工艺角下，都不会出现延时不一致导致时钟信号不反向的情况出现，便于大大提高电荷泵电路的效率和减小芯片面积。

附图说明

图1是现有的振荡器电路的结构示意图；

图2是本实用新型的一种振荡器电路实施例的结构示意图；

图3是本实用新型的另一种振荡器电路实施例的结构示意图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。