[实用新型]一种具有高阶温度补偿的带隙基准电压源电路有效
申请号: | 201720715246.6 | 申请日: | 2017-06-20 |
公开(公告)号: | CN207067835U | 公开(公告)日: | 2018-03-02 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 上海灿瑞科技股份有限公司 |
主分类号: | G05F1/567 | 分类号: | G05F1/567 |
代理公司: | 上海智信专利代理有限公司31002 | 代理人: | 邓琪 |
地址: | 200072 上海市*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 具有 温度 补偿 基准 电压 电路 | ||
1.一种具有高阶温度补偿的带隙基准电压源电路,其特征在于,包括启动电路、偏置电路、正温度电流产生电路、负温度电流产生电路、高阶温度补偿电流产生电路、电流叠加电路及带隙基准电压产生电路;
其中,所述高阶温度补偿电流产生电路设置为产生高阶温度补偿电流,以通过将该高阶温度补偿电流产生电路所产生的电压与一阶带隙基准电压中非线性温度项相抵消。
2.根据权利要求1所述的带隙基准电压源电路,其特征在于,所述启动电路包括启动电阻R1、NMOS管:MN1、MN2和MN5;
其中,启动电阻R1的一端与电源相连,另一端与MN1的漏极和栅极,以及MN2的栅极相连;MN2的漏极与偏置电路中MP1的栅极、正温度电流产生电路中MP3和MP5的栅极相连;MN5的漏极与MN1和MN2的栅极相连,MN5的栅极与基准电压VBG相连;MN1、MN2和MN5的源极与地相连。
3.根据权利要求1所述的带隙基准电压源电路,其特征在于,所述偏置电路包括PMOS管:MP1和MP2,NMOS管:MN3和MN4;
其中,MP1和MP2的源极与电源相连,MP1的漏极与MN3的栅极、漏极以及MN4的栅极相连;MN3和MN4的源极与地相连,MN4的漏极与MP2的栅极和漏极相连。
4.根据权利要求1所述的带隙基准电压源电路,其特征在于,所述正温度电流产生电路包括PMOS管:MP3、MP4、MP5和MP6,放大器OP1,PNP管:Q1和Q2,以及电阻R2;
其中,OP1的正相输入端与电阻R2的一端、MP4的漏极相连,OP1的负相输入端与Q2的发射极、MP6的漏极相连,OP1的输出端与MP3和MP5的栅极、MN2的漏极、MP1的栅极相连;MP4和MP6的栅极与MP2的栅极、漏极相连;MP3和MP5的漏极分别与MP4和MP6的源极相连;电阻R2的另一端与Q1的发射极相连;Q1和Q2的基极和集电极都与地相连。
5.根据权利要求1所述的带隙基准电压源电路,其特征在于,所述负温度电流产生电路包括放大器OP2,PMOS管:MP7和MP8,以及电阻R3,所述负温度电流产生电路复用了正温度电流产生电路中的Q2;
其中,OP2的正相输入端与电阻R3的一端、MP8的漏极,以及高阶温度补偿电流产生电路中的电阻R4的一端相连,R3的另一端与地相连;放大器OP2的负相输入端与Q2的发射极、OP1的负相输入端、以及MP6的漏极相连,OP2的输出端与MP7的栅极、高阶温度补偿电路中MP9,以及电流叠加电路MP13相连;MP7的源极与电源相连,其漏极与MP8的源极相连;MP8的栅极与MP2的栅极相连。
6.根据权利要求1所述的带隙基准电压源电路,其特征在于,所述高阶温度补偿电流产生电路包括电阻R4、PNP管Q3、PMOS管:MP9、MP10、MP11和MP12,所述高阶温度补偿电流产生电路复用了正温度电流产生电路中的Q2和负温度电流产生电路中的放大器OP2;
其中,电阻R4的一端与R3的一端、放大器OP2正相输入端、以及MP8的漏极相连,电阻R4的另一端与Q3的发射极、MP10和MP12的漏极相连;Q3的基极和集电极与地相连;MP10和MP12的栅极与MP8的栅极、MP4的栅极、MP6的栅极、以及MP2的栅极和漏极相连,MP10与MP12的源极分别与MP9和MP11的漏极相连;MP9的栅极与MP7的栅极、放大器OP2的输出端连接在一起;MP11的栅极与MP1、MP3、MP5的栅极、MN2漏极以及放大器OP1的输出端相连,MP9和MP11的源极与电源相连。
7.根据权利要求6所述的带隙基准电压源电路,其特征在于,以m表示Q3和Q2的个数比,A2和A3分别表示Q2和Q3的面积,IQ2和IQ3分别表示流过Q2和Q3的电流,则IQ2:IQ3=A2:A3=1:m。
8.根据权利要求1所述的带隙基准电压源电路,其特征在于,所述电流叠加电路及带隙基准电压产生电路包括PMOS管:MP13、MP14、MP15、MP16,和电阻R5;
其中,MP13的栅极与MP7和MP9的栅极相连;MP15的栅极与MP1、MP3、MP5、MP11的栅极相连;MP13和MP15的源极与电源相连,MP13的漏极和MP15的漏极分别与MP14的源极和MP16的源极相连;MP14和MP16的栅极与MP2、MP4、MP6、MP8、MP10、MP12的栅极相连,MP14和MP16的漏极与电阻R5的一端、MN5的栅极相连;电阻R5的另一端与地相连。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海灿瑞科技股份有限公司,未经上海灿瑞科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201720715246.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种电流基准电路
- 下一篇:一种智能计算机的信息处理设备