[实用新型]在集成电路的可编程资源中实施扫描链的电路

说明书

技术领域

本实用新型大体涉及集成电路装置，并且具体地，涉及一种用于在集成电路的可编程资源中实现扫描链的电路。

背景技术

诸如现场可编程逻辑器件(FPGA)的可编程逻辑器件(PLD)是有益的，因为它们允许用户基于用户所选择的用户设计来实施用于特定产品实施的电路设计。然而，FPGA通常不容易调试。根据使用情况，FPGA通常有两种主要的调试方式，系统内调试和原型/仿真。可能有一个FPGA逻辑区域因为不能按预期工作而需要调试，在这种情况下，通过使用软件工具(例如可从Xilinx公司获得的ChipScope软件)执行系统内调试以实施被连接到被选定要监控的大约5％的信号的集成逻辑分析器(ILA)，并执行布局和布线，然后以系统速度交互地调试设计，可能是有益的。然而，对于没有经过逻辑预定义的已在生产中的产品，这种系统内调试方法是不可能的。

另一种调试方法包括原型/仿真，其需要监视在FPGA上运行的设计的100％。由于从面积和时间的角度来看，使用ILA执行100％的的设计的原型和仿真可能会过于扰乱，可能需要将时钟提前一个周期，然后使用配置网络执行芯片回读。在执行FPGA的回读之后，可能需要将时钟提前一个周期，并使用配置网络执行芯片回读。FPGA上的RTL的有效“仿真”速度因此受到该回读周期的限制，紧跟着该回读周期的是提前用户时钟。

因此，能实现FPGA改进的原型/仿真的电路和方法是有益的。

实用新型内容

本实用新型描述了一种用于在集成电路的可编程资源中实施扫描链的电路。该电路包括：被配置为接收输入信号并基于所述输入信号生成输出信号的可编程元件；被配置为在第一输入处接收由所述可编程元件生成的所述输出信号，并且在第二输入处接收扫描链输入信号的选择电路，其中所述选择电路响应于选择电路控制信号而生成选定的输出信号；以及被配置为接收所述选择电路的选定的输出信号的寄存器。

在一些实施例中，所述可编程元件包括查找表。

在一些实施例中，所述寄存器包括被配置为生成所述查找表的输出的第一输出和被配置为基于所述扫描链输入信号生成输出的第二输出。

在一些实施例中，所述选择电路包括被配置为接收扫描控制信号的控制输入，所述扫描控制信号使得能够对在所述选择电路的第二输入处接收的所述扫描输入信号进行选择。

在一些实施例中，所述寄存器包括时钟输入，所述电路还包括第二选择电路，所述第二选择电路具有被配置为接收参考时钟信号的第一输入和被配置为接收扫描时钟信号的第二输入。

在一些实施例中，所述可编程元件和所述寄存器是第一可配置逻辑元件的一部分，并且所述寄存器被配置为从第二可配置逻辑元件接收扫描输入，所述电路还包括被配置为向第三可配置逻辑元件提供扫描输出的第二寄存器。

在一些实施例中，所述第一可配置逻辑元件、所述第二可配置逻辑元件和所述第三可配置逻辑元件与可配置逻辑元件的块相关联，所述可配置逻辑元件的块从第一个可配置逻辑元件延伸到最后一个可配置逻辑元件，所述电路还包括第一旁路电路，所述第一旁路电路使能被耦接到第一个可配置逻辑元件的第一扫描信号以旁路所述可配置逻辑元件的块。

在一些实施例中，所述电路还包括第二旁路电路，所述第二旁路电路使能被耦接到所述最后一个可配置逻辑元件的第二扫描信号以旁路所述可配置逻辑元件的块。

在一些实施例中，所述第一可配置逻辑元件、所述第二可配置逻辑元件和所述第三可配置逻辑元件与可配置逻辑元件的块相关联，所述可配置逻辑元件的块从第一个可配置逻辑元件延伸到最后一个可配置逻辑元件，所述电路还包括路由电路，其使得所述可配置逻辑元件的块的可配置逻辑元件的扫描输出能够回送至所述可配置逻辑元件的块的可配置逻辑元件的扫描输入。

在一些实施例中，所述路由电路还包括被配置为从所述电路的逻辑结构接收输入的输入。