[实用新型]多数据同步采集装置及多数据同步采集系统

说明书

技术领域

本实用新型涉及数据采集领域，具体而言，涉及一种多数据同步采集装置及多数据同步采集系统。

背景技术

随着计算机技术的不断发展，终端通常采用不同的数据采集单元，比如传感器，来获取外部的各种数据环境，从而保证终端的应用利用传感器采集的外界环境来实现某些功能。

传感器和处理器之间，一般通过总线传输，例如I2C总线，SPI(Serial Peripheral Interface，串行外设接口)总线等。有些应用需要处理器去读取多传感器读取的内容，那么一般的解决方案都是把这些传感器串到同一个总线接入处理器上，让处理器程序读取传感器传来的数据，这样，所有的传感器共用一条物理线路，依照程序顺序读取。有些处理器也使用不同的总线接口去读取不同的传感器传来的数据，也是按程序顺序读取。

因此，由于是处理器分别按顺序读取这些传感器传来的数据，即，向一个传感器发送读取数据的命令，接受数据，再向第二个传感器发送，接受数据等。这个顺序有几个数据位的时间差，因此，实际上采集到的并不是在同一个时间上的物理量。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种多数据同步采集装置及多数据同步采集系统，以改善上述问题。

为了实现上述目的，本实用新型采用的技术方案如下：

第一方面，一种多数据同步采集装置，所述数据同步采集装置包括主控单元、时控单元及传感单元，所述传感单元包括多个传感器，所述时控单元与所述传感单元以及所述主控单元均电性连接；

所述主控单元用于发送采集指令给所述时控单元；

所述时控单元用于将接收到的采集指令在同一时刻向多个所述传感器发送以使多个所述传感器对同一时刻的数据进行采集；

所述时控单元还用于将多个所述传感器采集到的数据发送给所述主控单元进行处理。

进一步地，所述时控单元为可编程逻辑阵列。

进一步地，所述可编程逻辑阵列为CPLD。

进一步地，所述可编程逻辑阵列为FPGA。

进一步地，所述时控单元包括时钟同步电路、多个传感器接口以及串口总线，所述时钟同步电路与所述主控单元以及多个所述传感器接口均电性连接，所述传感单元通过所述传感器接口与所述时钟同步电路电性连接，多个所述传感器通过所述串口总线与所述主控单元电性连接；

所述时钟同步电路用于接收所述主控单元发送的采集指令，并将所述采集指令在同一时刻发送给多个所述传感器接口；

所述时钟同步电路将接收到的多个所述传感器采集的数据通过所述串口总线发送给所述主控单元进行处理。

进一步地，所述时控单元还包括多个缓存器，所述传感单元与所述缓存器电性连接后与所述串口总线电性连接。

进一步地，所述时控单元还包括用于对所述缓存器中的数据进行读取并整合的数据重组算法电路，多个所述缓存器通过所述数据重组算法电路与所述串口总线电性连接。

进一步地，所述串口总线为串行总线。

进一步地，所述串口总线为并行总线。

第二方面，一种多数据同步采集系统，包括权利要求1-9任一项所述的多数据同步采集装置。

本实用新型提供了一种多数据同步采集装置及多数据同步采集系统，所述

本实用新型提供了一种多数据同步采集装置及多数据同步采集系统，同步采集系统包括多数据同步采集装置，数据同步采集装置包括时控单元以及分别与时控单元电性连接的传感单元和主控单元，传感单元包括多个传感器；主控单元用于发送采集指令给时控单元；时控单元用于将接收到的采集指令在同一时刻向多个传感发送以使多个传感器对同一时刻的数据进行采集；时控单元还用于将多个传感器采集到的数据发送给主控单元进行处理。通过主控单元发送采集指令给时控单元，时控单元同一时刻向多个传感器发送采集指令，以便于多个传感器对同一时刻的数据进行采集，从而保证主控单元接收的数据的同步性和精确度。

为使本实用新型的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本实用新型实施例提供的一种数据同步采集装置的组成示意图；