[实用新型]基于FPGA高性能采集卡的网络数据审计系统

说明书

技术领域

本实用新型属于网络设备技术领域，尤其是涉及一种基于FPGA高性能采集卡的网络数据审计系统。

背景技术

随着网络的不断发展，网络信息安全管理的需求越来越多，很多行业提出了对网络行为、内容、流量等网络数据进行监控与审计的需求。目前该技术领域主要采用万兆网卡加服务器的方案来实现，其中万兆网卡主要用来采集网络数据，服务器进行网络数据的识别、过滤和分析。这些年来网络传输速度及数据量在不断提高，采用原有方案由于依赖于服务器CPU的大量中断和网络协议栈的层层解析，大大降低了数据处理速度，导致在万兆网络中数据丢包现象越来越多，问题也愈加突出。如果采用更高性能的服务器将导致成本高昂难以推广应用。

现有的网络数据审计系统主要包括：万兆网卡、采集过滤服务器及程序、分析服务器及程序等。其中万兆网卡的1个万兆光口接收监听口的网络数据，过滤服务器通过网卡的驱动程序接收网络数据，并根据用户下发的过滤规则，采用网络协议栈进行网络层、传输层、应用层协议过滤后再将需要的网络数据封装成TCP协议(传输控制协议)从另一个万兆口输出到分析服务器。采用现有方案进行数据采集、识别需要依赖于CPU的大量中断负载。当网卡接收到数据后产生中断信号通知CPU，而CPU得到中断信号后产生中断，操作系统根据网卡驱动程序中设置的网卡中断程序地址调用驱动程序接收数据，驱动程序接收数据后放入信号堆栈让操作系统处理。应用程序根据用户下发的过滤规则，通过操作系统从协议栈中的相关层拿出数据进行识别，如果是需要过滤出来的协议数据，放到发送缓冲区，封装成TCP协议后发出。这个过程中大量的中断及接收、发送协议栈的层层处理，大大降低了数据采集、分析、输出的速率，特别是在几千兆乃至万兆大数据采集的情况下由于速率太快，接收中断无法及时处理，数据丢包现象越来越多，问题也愈加突出。

为了解决现有技术存在的问题，人们进行了长期的探索，提出了各式各样的解决方案。例如，中国专利文献公开了一种基于FPGA的网络安全内容处理卡[申请号：200910013696.0]，该方法是以FPGA安全芯片为主,采用PCI板卡的形式插在服务器PCI插槽中,通过PCI EXPRESS接口协议的方式与服务器进行数据通信,通过千兆网口与外网连接,完成数据的接受、发送功能,实现千兆线速下服务器数据包逐字节的内容检查、内容标签以及流重组,同时实现网络流量实时控制、阻断、入侵检测和日志审计功能。

上述结构虽然在一定程度上解决了现有网络数据审计系统稳定性差的问题，降低了对CPU的依赖程度，但是该方案中依然存在着：数据采集、分析速度慢，丢包率高等问题。

发明内容

本实用新型的目的是针对上述问题，提供一种硬件架构简单的基于FPGA高性能采集卡的网络数据审计系统。

为达到上述目的，本实用新型采用了下列技术方案：本基于FPGA高性能采集卡的网络数据审计系统，包括与核心交换机相连的网络数据采集过滤服务器，所述的网络数据采集过滤服务器连接有网络数据分析服务器，其特征在于，所述的网络数据采集过滤服务器和网络数据分析服务器内均具有至少一个万兆网卡，所述的网络数据采集过滤服务器内具有至少一个FPGA高性能采集卡，所述的FPGA高性能采集卡为包括具有FPGA芯片的核心板以及底板的PCIe半高卡，且所述的FPGA高性能采集卡通过设置在底板上的PCIe接口与网络数据采集过滤服务器的主板相连。

在上述的基于FPGA高性能采集卡的网络数据审计系统中，所述的核心板包括FPGA芯片、若干内存条、Flash存储器、有源晶振、拨码开关、加密芯片、EEPROM、高性能印刷电路板连接器和至少一个JTAG接口以及至少一个GPIO接口，且核心板与底板采用高性能印刷电路板连接器连接。

在上述的基于FPGA高性能采集卡的网络数据审计系统中，所述的FPGA芯片为支持万兆传输速率的FPGA芯片，且所述的FPGA芯片上连接有PCIe Gen2接口和/或PCIe Gen3接口。

在上述的基于FPGA高性能采集卡的网络数据审计系统中，所述的内存条的数量为两个且均为512MB DDR3 SDRAM内存条；所述的Flash存储器为64MB NOR Flash存储器；所述的有源差分晶振为200MHz晶振。

在上述的基于FPGA高性能采集卡的网络数据审计系统中，所述的底板包括双路DC-DC电源系统、至少一个与FPGA芯片相连的PCIe接口以及若干分别和FPGA芯片相连的SFP+万兆光接口，所述的双路DC-DC电源系统分别连接有若干LED指示灯。