[实用新型]输入输出驱动电路

说明书

【技术领域】

本实用新型涉及输入输出电路领域，尤其涉及一种输入输出驱动电路。

【背景技术】

集成电路(IC)与外界进行信号传输的电路称为IO(input&output)电路。IO电路一般由实现输出功能的驱动电路和实现输入功能的接收电路组成。由于IO外部的负载电容的容值未知，有可能变化范围很大，导致IO的驱动电路的输出信号的翻转时间可能也会随着负载电容的变化而变化。而有些IO电路对输出信号的翻转时间的变化范围有明确的规定，此时就可能会满足不了这些规定。

比如USB1.1的Low speed mode(低速模式)的外部电容的变化范围就要达到200pf～600pf，上升下降时间需要达到75～300ns，这样留给其他参数变化的空间就非常小了。

图1示出了现有的一种IO驱动电路。如图1所示，芯片内包括有输出晶体管MN11、MP11和前级的PMOS和NMOS预驱动电路(pre-driver)。

MP11的gate节点称为N11，MN11的gate节点称为N21。

当N11＝0，N21＝0时，MP11打开，MN11关闭，电源端VDD通过MP11的导通电阻RMP11对输出引脚IO上的外部负载电容CL1充电，输出引脚IO上的信号从0往VDD开始按照的速度往上升。

当N11＝VDD，N21＝VDD时，MP1关闭，MN1打开，接地端VSS通过MN11的导通电阻RMN11对输出引脚IO上的外部负载电容CL1放电，输出引脚IO上的信号从VDD往0开始按照的速度往下降。

可见其上升和下降的速度都和外部负载电容CL1是强烈相关的。如果外部负载电容CL变化范围很大，将导致上升下降时间变化范围很大。由于一些IO对驱动电路的输出翻转时间的变化范围要求比较小，而输出端负载电容的变化范围又比较大，如果采用常规做法，因为输出翻转时间会随输出端负载电容的变化而变化，这样留给工艺角、电压、温度范围的变化余度就比较小，可能很难保证所有工艺角，电压，温度范围都满足要求。

【实用新型内容】

本实用新型的目的之一在于提供一种输入输出驱动电路，其输出信号的上升和下降时间(或称翻转时间)不随外部负载电容的变化而变化。

为了解决上述问题，根据本实用新型的一个方面，本实用新型提供一种输入输出驱动电路，其包括：输出引脚；电源端；接地端；第一输出驱动晶体管，其源极与电源端相连，其漏极与输出引脚相连；第一电容，其连接于输出引脚和第一输出驱动晶体管的栅极之间；第二输出驱动晶体管，其源极与接地端相连，其漏极与输出引脚相连；第二电容，其连接于输出引脚和第二输出驱动晶体管的栅极之间；第一预驱动电路，其输入端接收输入信号，其输出端与第一输出驱动晶体管的栅极相连；第二预驱动电路，其输入端接收输入信号，其输出端与第二输出驱动晶体管的栅极相连。

进一步的，第一输出驱动晶体管为PMOS晶体管，第二输出驱动晶体管为NMOS晶体管。

进一步的，第一预驱动电路包括第二PMOS晶体管、第二NMOS晶体管和第一电流源，其中，第二PMOS晶体管的源极与电源端相连，第二NMOS晶体管的漏极与第二PMOS晶体管的漏极相连，并作为第一预驱动电路的输出端，第二NMOS晶体管的源极与第一电流源的输入端相连，第一电流源的输出端与接地端相连，第二PMOS晶体管的栅极和第二NMOS晶体管的栅极相连，并作为第一预驱动电路的输入端。

进一步的，第二预驱动电路包括第三PMOS晶体管、第三NMOS晶体管和第二电流源，其中，第二电流源的输入端与电源端相连，第三PMOS晶体管的源极与第二电流源的输出端相连，第三NMOS晶体管的漏极与第三PMOS晶体管的漏极相连，并作为第二预驱动电路的输出端，第三NMOS晶体管的源极与接地端相连，第三PMOS晶体管的栅极和第三NMOS晶体管的栅极相连，并作为第二预驱动电路的输入端。

进一步的，所述输入输出驱动电路位于集成电路内。

进一步的，在输入信号INPUT由低电平转高电平的瞬间，第二NMOS晶体管开启，第二PMOS晶体管关闭，第三NMOS晶体管开启，第三PMOS晶体管关闭，在输入信号INPUT由高电平转低电平的瞬间，第二NMOS晶体管关闭，第二PMOS晶体管开启，第三NMOS晶体管关闭，第三PMOS晶体管开启。

进一步的，所述输出引脚连接有外部负载电容。