[实用新型]自适应量程转速调理电路

权利要求书

1.自适应量程转速调理电路，其特征在于，包括信号发生电路、信号调节电路、DAC输出电压参考电路和DSP数字自适应调整电路：

所述信号发生电路连接到信号调理电路输入端，所述信号调理电路由电阻由分压电路、输入保护电路和迟滞比较电路组成，分压电路取得的分压连接到输入保护电路，进而连接到迟滞比较电路中的比较器电路的负向信号输入端；迟滞比较电路将比较器的负端输入信号与比较器的正端电压参考信号进行对比，负端信号电压幅值比正端大则迟滞比较器电路输出低电平信号，反之输出高电平信号；DSP自适应调整电路由可编程FPGA器件实现，该电路包含一路时钟信号输入，一组12BIT数字信号输出，和一路信号输入检波电路，由FPGA疏忽12BIT数字信号接入的DAC数字输入端；DAC输出端输出参考电压，DAC输出电压参考电路连接迟滞比较电路中的比较器电路的正向信号输入端，为迟滞比较电路提供迟滞比较电压参考；一路时钟参考电路输入给FPGA，给数字电路提供时钟参考；迟滞比较电路输出一路方波信号，连接到FPGA信号输入检波电路。

2.根据权利要求1所述的自适应量程转速调理电路，其特征在于，所述信号发生电路以接近开关传感器生成的电压信号输出转速信号；

接近开关传感器信号电路包括：一路24V电压源电路连接到传感器电源供电端口，传感器信号输出端口，为电源提供电流回路和参考0电位地端口。

3.根据权利要求1所述的自适应量程转速调理电路，其特征在 于，所述信号调理电路的分压电路包括电阻R683和电阻R685，R683的1脚连接到信号发生电路的信号输出端口，R683的2脚连接R685的1脚，R685的2脚连接到0V；输入保护电路包括双二极管D75，D75的1脚连接到0V，2脚连接到电源，3脚连接到R685的1脚；迟滞比较电路包括稳压器U126，电阻R684、R678、R679、R680,R684的1脚连接R685的1脚，R684的2脚连接到U126的3脚，U126的1脚连接R678的2脚，R678的1脚连接参考电压，R679的1脚连接R678的2脚，R679的2脚连接U126的4脚组成迟滞比较电路。

4.根据权利要求3所述的自适应量程转速调理电路，其特征在于，所述比较器芯片型号为LMV331M5。

5.根据权利要求1所述的自适应量程转速调理电路，其特征在于，所述DAC输出电压参考电路包括I2C数据通信总线和DAC，DAC的第2脚为I2C时钟信号，DAC的第3脚为I2C的DATA信号连接FPGA,FPGA输出数字参考信号，DAC的第6管脚输出模拟电压参考信号。

6.根据权利要求5所述的自适应量程转速调理电路，其特征在于，所述DAC型号为AD5622BKSZ-2REEL7。

7.根据权利要求1所述的自适应量程转速调理电路，其特征在于，所述DSP自适应调整电路的FPGA型号为XC7020。