[实用新型]一种超低漏电水平的低压TVS器件

说明书

技术领域

本实用新型涉及一种半导体芯片技术领域，具体是一种超低漏电水平的低压TVS器件。

背景技术

瞬态抑制二极管TVS产品，广泛应用于太阳能逆变器、机顶盒、MOSFET保护、工业控制、电信基站和以太网供电（PoE）之类的应用。而近年来，越来越多的领域提出需求V_BR低于10V，同时，对漏电流I_R值希望越低越好，这对器件的开关相应速度及可靠性等有影响。

国内现有技术生产TVS器件，一般在较低电阻率的P型硅片上，通过扩散的方式形成一个深的大面积的N+结，采用挖槽的方式隔离，通过调整结深和掺杂浓度来调整电压。但是对于工作电压小于10V的低压TVS，由于此时P型称底材料为重掺杂硼，器件在高温下，容易生产氧化诱生缺陷，致使漏电不受控，造成误动作，使得产品可靠性降低。

实用新型内容

为了解决以上技术问题，本实用新型提供一种超低漏电水平的低压TVS器件，包括N+吸杂区和N+击穿区，N+吸杂区旁设有N+击穿区，两个区域间的间隙设为5~50um，两个区域的上表面设有SiO2钝化层将两个区域进行隔离，最终在上表面蒸发钛镍银金属，将击穿区互联；N+击穿区与N+吸杂区采用垂直交叉式结构或圆形环状式结构。

作为本实用新型的一种改进，N+吸杂区的结深为15~25um，宽度范围为20~50um，N+击穿区的结深为8~15um。

本实用新型的原理是：引入N+吸杂区，将硅单晶体内的缺陷聚集，而在N+击穿区域，由于表面较少的缺陷存在，使得漏电流值大幅降低。而其大面积的N+击穿区域又保障了产品的浪涌I_PP能力。

本实用新型的优点是：本实用新型工艺流程简单，而达到的漏电流值非常低，且产品通过浪涌电流I_PP能力也满足需求。

附图说明

图1为本实用新型结构图

图2为本实用新型交叉结构俯视图

图3为本实用新型环状结构俯视图

图中，1代表N+吸杂区域， 2代表N+击穿区域， 3代表SiO2氧化层，4代表表面钛镍银金属。

具体实施方式

如图1-3所示，一种超低漏电水平的低压TVS器件，包括N+吸杂区1和N+击穿区2，N+吸杂区1旁设有N+击穿区2，两个区域间的间隙设为5~50um，两个区域的上表面设有SiO2钝化层3将两个区域进行隔离，最终在上表面蒸发钛镍银金属4，将击穿区互联；N+击穿区1与N+吸杂区2采用垂直交叉式结构或圆形环状式结构。N+吸杂区（1）的结深为15~25um，宽度范围为20~50um，N+击穿区（2）的结深为8~15um。

以1.78*1.78mm版面，SMBJ6.5CA测试数据如下（测试仪表采用冠魁TVR6000，VBR测试条件为10mA，IR测试条件为6.5V，雷击能力测试采用冠魁VC5300设备，波形为10/1000us）：

漏电主流分布在0.1至2uA，功率等级测试通过900W。

以下表格是某知名国外器件生产商制造的产品的测试结果：

漏电主要分布在40-80uA之间，功率等级为900W。

本实用新型工艺流程简单，达到的漏电流值非常低，分布在0.1至2uA之间，且产品通过浪涌电流I_PP能力也满足需求。