[实用新型]一种高速1553B总线信号收发驱动电路

权利要求书

1.一种高速1553B总线信号收发驱动电路(100)，其特征在于：包括输入输出接口隔离模块(1)、接收转换模块(2)、输出驱动模块(3)；所述输入输出接口隔离模块(1)与接收转换模块(2)、输出驱动模块(3)连接；所述输入输出接口隔离模块(1)隔离高速1553B总线电缆与高速1553B总线终端，并执行高速1553B总线电缆与高速1553B总线终端之间的阻抗匹配操作；所述输入输出接口隔离模块(1)接收高速1553B总线终端模块输出的信号并发送给接收转换模块(2)；所述接收转换模块(2)将高速1553B总线终端模块输出的标准高速1553B差分信号转换为高速1553B总线控制器模块可识别的单端、低压信号；所述输出驱动模块(3)将高速1553B总线控制器模块输出的单端、低压信号转换为标准高速1553B总线差分信号，并通过输入输出接口隔离模块(1)将转换后的信号传送给高速1553B总线终端模块。

2.根据权利要求1所述的高速1553B总线信号收发驱动电路，其特征在于：所述输入输出接口隔离模块(1)采用标准的1553B隔离变压器。

3.根据权利要求2所述的高速1553B总线信号收发驱动电路，其特征在于：所述标准的1553B隔离变压器变压器采用DB2725芯片。

4.根据权利要求1或2或3所述的高速1553B总线信号收发驱动电路，其特征在于：所述接收转换模块(2)包括比较器模块(21)、参考电压模块(22)、电平转换模块(23)和输入调理整形模块(24)；所述比较器模块(21)与输入调理整形模块(24)、参考电压模块(22)以及电平转换模块(23)连接；所述输入调理整形模块(24)对输入的标准高速1553B差分信号进行限幅和抗干扰处理并输入到比较器模块(21)；所述参考电压模块(22)生成参考电压并将参考电压输入到比较器模块(21)；所述比较器模块(21)将调理整形模块(24)输出的电压与参考电压模块(22)输出的参考电压进行比较并输出TTL电平的单端、低压信号；所述电平转换模块(23)接收比较器模块(21)输出的TTL电平的单端、低压信号，并将TTL电平的单端、低压信号转换成CMOS电平的单端、低压信号输入到高速1553B总线控制器进行分析处理，形成1553B信号解码。

5.根据权利要求4所述的高速1553B总线信号收发驱动电路，其特征在于：所述比较器模块(21)采用高速比较器。

6.根据权利要求5所述的高速1553B总线信号收发驱动电路，其特征在于：高速比较器采用MAX998芯片。

7.根据权利要求1或2或3所述的高速1553B总线信号收发驱动电路，其特征在于：所述输出驱动模块(3)包括输入阻抗匹配模块(31)、第一运放模块(32)第二运放模块(33)以及输出阻抗匹配模块(34)；所述输入阻抗匹配模块(31)的两个输出端口分别与第一运放模块(32)和第二运放模块(33)连接；所述第一运放模块(32)和第二运放模块(33)的输出端与输出阻抗匹配模块(34)的输入端连接；所述输入阻抗匹配模块(31)与高速1553B总线控制器模块阻抗匹配并将高速1553B总线控制器模块输出的单端、低压信号输入到第一运放模块(32)和第二运放模块(33)；所述第一运放模块(32)和第二运放模块(33)将高速1553B总线控制器模块输出的单端、低压信号转换成标准高速1553B总线差分信号并输入到输出阻抗匹配模块(34)；所述输出阻抗匹配模块(34)与输入输出接口模块(1)阻抗匹配并将标准高速1553B总线差分信号传输出去。

8.根据权利要求7所述的高速1553B总线信号收发驱动电路，其特征在于：所述第一运放模块(32)、第二运放模块(33)采用支持双运放设计的芯片。

9.根据权利要求8所述的高速1553B总线信号收发驱动电路，其特征在于：所述支持双运放设计的芯片采用TC426芯片。