[实用新型]一种基于FPGA的多路模拟视频字符叠加器

权利要求书

1.一种基于FPGA的多路模拟视频字符叠加器，包括主控模块FPGA，其特征在于：还包括分别与主控模块FPGA连接的字库模块、显存模块、行场同步信号分离模块和信号叠加模块；

所述主控模块FPGA进行多路视频字符叠加的协调以及控制；

所述字库模块用于存储字库数据；

所述显存模块用于叠加的字符的显存，在监视器或屏幕上显示的字符内容可映射到该存储空间；

所述行场同步分离模块用于从模拟视频信号中分离出行同步信号和场同步信号，用于视频的叠加时叠加时间的同步；

所述信号叠加模块用于将模拟视频信号和从显存模块中读取出的数据进行叠加。

2.根据权利要求1所述的一种基于FPGA的多路模拟视频字符叠加器，其特征在于：所述主控模块FPGA内部还包括仲裁模块，以及分别与仲裁模块连接的MCU接口模块、显存控制模块、字库接口控制模块和叠加模块，叠加模块还与显存控制模块连接；

所述MCU接口模块实现对MCU的串行接口以及命令解析；

所述显存控制模块实现对显存模块的控制以及将显存模块的存储空间映射到字符叠加后的屏幕空间；

所述字库接口模块实现对字库模块的控制，读取字符的数据更新到显存模块中；

所述叠加模块根据行场同步信号将显存模块的内容读出并叠加在视频信号上；

所述仲裁模块实现各模块之间的协调、命令解析。

3.根据权利要求1所述的一种基于FPGA的多路模拟视频字符叠加器，其特征在于：所述主控模块FPGA采用M5C06N3T100，支持4-8通道独立视频字符叠加。

4.根据权利要求2所述的一种基于FPGA的多路模拟视频字符叠加器，其特征在于：所述字库模块采用串行接口的SPI Flash，其内部将提取的字符边框和实体数据分开存储，在叠加显示的时候合并判断输出。

5.根据权利要求1所述的一种基于FPGA的多路模拟视频字符叠加器，其特征在于：所述显存模块采用SRAM。

6.根据权利要求1所述的一种基于FPGA的多路模拟视频字符叠加器，其特征在于：所述行场同步信号分离模块采用LM1881器件。

7.根据权利要求4所述的一种基于FPGA的多路模拟视频字符叠加器，其特征在于：所述信号叠加电路采用模拟开关实现。

8.根据权利要求7所述的一种基于FPGA的多路模拟视频字符叠加器，其特征在于：所述模拟开关采用TS5A23157，所述TS5A23157有两路开关，NC端输入VIDEO_IN，与摄像头输出的视频端子相连；COM端输出VIDEO_OUT，直接与监视器相连；模拟开关的IN1与IN2端与FPGA的两个I/O相连，NO端连接至串联连接的分压电阻R1和R2的中间节点。