[实用新型]一种抗辐射加固的主从触发器及计数器链

权利要求书

1.一种抗辐射加固的主从触发器，其特征在于，所述主从触发器基于CMOS且包括具有第一反馈回路的主触发器和具有第二反馈回路的从触发器，所述第一反馈回路中设置有第一滤波结构，所述第二反馈回路中设置有第二滤波结构，所述主从触发器中CMOS采用多晶硅栅极且栅长为5um。

2.根据权利要求1所述的抗辐射加固的主从触发器，其特征在于，所述主从触发器为基于与非门的主从触发器。

3.根据权利要求2所述的抗辐射加固的主从触发器，其特征在于，所述主从触发器包括主触发器和从触发器，其中

主触发器，包括具有第一传输门和第一与非门的第一传输回路及包括第二与非门、第一滤波结构和第二传输门的第一反馈回路，主触发器输入端经第一传输门与第一与非门第一输入端相连，第一与非门数据输出端作为主触发器输出端与第二与非门第一输入端相连，第二与非门输出端依次经第一滤波结构和第二传输门连接至第一与非门第一输入端；

从触发器，包括具有第三传输门和第三与非门的第二传输回路及包括第四与非门、第二滤波结构和第四传输门的第二反馈回路，从触发器输入端经第三传输门与第三与非门第一输入端相连，第三与非门数据输出端作为从触发器输出端与第四与非门第一输入端相连，第四与非门输出端依次经第二滤波结构和第四传输门连接至第三与非门第一输入端；

所述第一、第二、第三及第四传输门均包括第一和第二控制端，其中第一控制端与第三与非门输出端连接，第二控制端与第四与非门输出端连接；

第一与非门第二输入端和第四与非门第二输入端作为清零端，第二与非门第二输入端和第三与非门第二输入端作为置位端；

主触发器输入端作为主从触发器的数据输入端，主触发器输出端与从触发器的输入端相连，从触发器输出端作为主从触发器的结果输出端。

4.根据权利要求1所述的抗辐射加固的主从触发器，其特征在于，所述主从触发器为基于或非门的主从触发器。

5.根据权利要求4所述的抗辐射加固的主从触发器，其特征在于，所述主从触发器包括主触发器和从触发器，其中

主触发器，包括具有第一传输门和第一或非门的第一传输回路及包括第二或非门、第一滤波结构和第二传输门的第一反馈回路，主触发器输入端经第一传输门与第一或非门第一输入端相连，第一或非门数据输出端作为主触发器输出端与第二或非门第一输入端相连，第二或非门输出端依次经第一滤波结构和第二传输门连接至第一或非门第一输入端；

从触发器，包括具有第三传输门和第三或非门的第二传输回路及包括第四或非门、第二滤波结构和第四传输门的第二反馈回路，从触发器输入端经第三传输门与第三或非门第一输入端相连，第三或非门数据输出端作为从触发器输出端与第四或非门第一输入端相连，第四或非门输出端依次经第二滤波结构和第四传输门连接至第三或非门第一输入端；

所述第一、第二、第三及第四传输门均包括第一和第二控制端，其中第一控制端与第三或非门输出端连接，第二控制端与第四或非门输出端连接；

第一或非门第二输入端和第四或非门第二输入端作为置位端，第二或非门第二输入端和第三或非门第二输入端作为清零端；

主触发器输入端作为主从触发器的数据输入端，主触发器输出端与从触发器的输入端相连，从触发器输出端作为主从触发器的结果输出端。

6.根据权利要求1-5中任一项所述的抗辐射加固的主从触发器，其特征在于，所述第一滤波结构和第二滤波结构为RC滤波结构。

7.根据权利要求1-5中任一项所述的抗辐射加固的主从触发器，其特征在于，所述多晶硅栅极的栅氧化层厚度小于500埃。

8.根据权利要求1-5中任一项所述的抗辐射加固的主从触发器，其特征在于，所述多晶硅栅极采用自对准工艺并设置为环形。

9.一种由权利要求1-5中任一项主从触发器级联构成的计数器链，其特征在于，所述计数器链包括N个主从触发器，所述N个主从触发器之间间隔有第一间距。

10.根据权利要求9所述的计数器链，其特征在于，所述N个主从触发器中每M个组成一个主从触发器组，所述主从触发器组之间间隔有第二间距，所述主从触发器组内部的M个主从触发器之间间隔有第三间距，所述第二间距大于第三间距，其中，M、N为自然数，其N为M的整倍数。