[实用新型]一种基于FPGA_CPLD控制的红外热像仪

说明书

本实用新型公开一种基于FPGA_CPLD控制的红外热像仪，为了解决现有技术中红外热像仪成像效果差，动态反应迟缓，工作状态不稳定的问题。本实用新型包括红外探测单元、驱动单元、FPGA单元、CPLD单元和接口单元；红外探测单元包括非制冷红外探测器、工作电源和红外探测控制电路；驱动单元包括温度控制模块、AD转换模块和偏置电压模块；FPGA单元包括FPGA主电路和第一外围电路；CPLD单元包括CPLD主电路和第二外围电路；接口单元包括RS232接口电路、USB接口电路、SD接口电路、PAL接口电路和KEYPAD接口电路。而且本实用新型成本低，装置简单，对改善红外热像仪性能具有重要作用。

技术领域

本实用新型涉及红外热像仪，属于热像仪领域，具体一种基于FPGA_CPLD控制的红外热像仪。

背景技术

随着科技的进步和社会的发展，红外成像技术领域得到了前所未有的发展，红外成像技术可以被动地全天候地将物体发出的不可见红外能量变成可见的热图像。红外成像技术的发展领域也从军用领域逐渐拓展到安防、森林防火、电力监测、化工制造和医疗监测等民用领域。而目前市场上的红外热像仪成像效果差，动态反应迟缓，不能满足市场上的需求。

实用新型内容

为了解决上述问题，本实用新型公开一种基于FPGA_CPLD控制的红外热像仪，成像效果好，动态反应快，工作状态稳定，成本低。

本实用新型的目的是这样实现的：

一种基于FPGA_CPLD控制的红外热像仪，包括依次相连的红外探测单元、驱动单元、FPGA单元、CPLD单元和接口单元。

所述红外探测单元包括非制冷红外探测器、工作电源和红外探测控制电路，红外探测控制电路与非制冷红外探测器依次连接，工作电源输出端分别与红外探测控制电路和非制冷红外探测器连接；所述驱动单元包括温度控制模块、AD转换模块和偏置电压模块，温度控制模块输出端和偏置电压模块输出端均与红外探测单元相连接；所述FPGA单元包括FPGA主电路和与FPGA主电路相连的第一外围电路，所述第一外围电路包括JTAG接口电路、第一最小系统电路和SRAM储存电路，所述SRAM存储电路与FPGA主电路建立双向数据通信连接，AD转换模块输出端与FPGA主电路建立双向数据通信连接；所述CPLD单元包括CPLD主电路和与CPLD主电路相连接的第二外围电路，所述第二外围电路包括LCD显示电路、第二最小系统电路和过热检测电路；所述接口单元包括并行连接的RS232接口电路、USB接口电路、SD接口电路、PAL接口电路和KEYPAD接口电路，所述CPLD主电路输出端分别与RS232接口电路、USB接口电路、SD接口电路、PAL接口电路和KEYPAD接口电路相连接。

所述红外探测单元中非制冷红外探测器为长波红外探测器，焦平面阵列为320列，240行的二维阵列，阵列与读出电路相连接，以脉冲方式工作，对焦平面像素信号逐行读出并积分运算。每一行信号积分和上一行信号读出可以同时进行，积分时间和占空比可调，需保持每行积分时间相一致。所述红外探测单元中工作电源包括稳压控制芯片，所述稳压控制器为LT1962线性稳压控制芯片，工作频率50kHz。

所述FPGA单元中FPGA主电路包括FPGA主芯片，所述FPGA主芯片型号为EP2C35F484C8。

所述CPLD单元中CPLD主电路包括CPLD主芯片，所述CPLD主芯片型号为EPM7064S。

本实用新型与现有技术相比，具有如下有益效果：根据本实用新型所公开的一种基于FPGA_CPLD控制的红外热像仪，成像效果好，动态反应快，工作状态稳定。而且本实用新型成本低，装置简单，适于推广。

附图说明

图1是根据本实用新型的实施例的一种基于FPGA_CPLD控制的红外热像仪的结构框图。

图中，1为红外探测单元，2为驱动单元，3为FPGA单元，4为CPLD单元，5为接口单元。