[实用新型]芯片开短路测试装置及系统

说明书

技术领域

本实用新型实施例涉及芯片检测技术领域，尤其涉及一种芯片开短路测试装置及系统。

背景技术

现有技术中的IC(Integrated Circuit，集成电路)测试采用的是IC在封装厂封装完之后，送到测试厂，由测试厂利用大型的ATE(Automatic Test Equipment，自动化测试设备)进行测试。在IC测试领域存在一个十倍法则，即坏品在后道工序被发现，比在前道工序被发现所付出的成本是十倍之多。因此，若测试后发现芯片存在封装或加工问题，需要将芯片再反馈到封装厂，由封装厂改善，由此造成芯片修正成本急剧增加。

为了降低成本，保证生产质量，封装厂也越来越注重提前发现问题。为此，封装厂在芯片封装之前提前进行抽样，力争把问题在前端解决掉。对于封装厂的前端IC测试来说，对芯片进行开短路测试是最为主要的测试之一。但对于封装厂而言，利用大型ATE来测试，成本较高，ATE中除用于开短路测试的部分之外，其它大部分资源是冗余的。这就造成了封装厂采用ATE对IC进行测试成本高,且ATE的大部分功能被闲置浪费。

实用新型内容

有鉴于此，本实用新型实施例所解决的技术问题之一在于提供一种芯片开短路测试装置、方法及系统，用以克服现有技术中的芯片开短路测试成本高的缺陷，达到芯片开短路测试成本较低的效果。

本实用新型实施例提供一种芯片开短路测试装置，用于对待测芯片进行开短路测试，待测芯片包括管脚保护电路，管脚保护电路具有第一待测点和第二待测点，芯片开短路测试装置包括集成电路板、第一保护单元和第二保护单元，集成电路板包括控制单元、第一电压输出单元和第二电压输出单元；其中，第一电压输出单元通过第一保护单元与待测芯片中的第一待测点连接；第二电压输出单元通过第二保护单元与待测芯片中的第二待测点连接；控制单元通过第一电压输出单元和第二电压输出单元调节并测量第一待测点和第二待测点的电压，并根据第一待测点和第二待测点的压差确定管脚保护电路是否开短路。

可选地，在本实用新型一具体实施例中，集成电路板为集成MCU电路板，集成MCU电路板包括VDD模块、GND模块和IO模块，第一电压输出单元为VDD模块、GND模块或IO模块。

可选地，在本实用新型一具体实施例中，第二电压输出单元为集成MCU电路板的IO模块。

可选地，在本实用新型一具体实施例中，管脚保护电路包括多个保护支路，每个保护支路包括两个保护二级管；第二电压输出单元的IO模块包括IO接口和第一ADC接口，IO接口通过第二保护单元与待测芯片的第二待测点串联，第二待测点位于多个保护支路中的一个保护支路的两个保护二级管之间，第一ADC接口与第二待测点连接。

可选地，在本实用新型一具体实施例中，当第一电压输出单元为集成MCU电路板的VDD模块时，VDD模块包括第一DAC接口、第二ADC接口和第三ADC接口，第一DAC接口通过第一保护单元与待测芯片的第一待测点串联，第一待测点为待测芯片的VDD端，第二ADC接口与第一保护单元的第一端连接，第三ADC接口连接在第一保护单元的第二端和第一待测点之间。

可选地，在本实用新型一具体实施例中，当第一电压输出单元为集成MCU电路板的GND模块时，GND模块包括第二DAC接口、第四ADC接口和第五ADC接口，第二DAC接口通过第一保护单元与待测芯片的第一待测点串联，第一待测点为待测芯片的GND端，第四ADC接口连接在第一保护单元的第一端上，第五ADC接口连接在第一保护单元的第二端和第一待测点之间。

可选地，在本实用新型一具体实施例中，管脚保护电路包括多个保护支路，每个保护支路包括两个保护二级管；当第一电压输出单元为集成MCU电路板的IO模块时，IO模块包括IO接口和第一ADC接口，第一电压输出单元的IO接口通过第一保护单元与待测芯片的第一待测点串联，第一待测点位于多个保护支路中的一个保护支路的两个保护二级管之间，第一电压输出单元的第一ADC接口连接在第一待测点上；第二电压输出单元为IO模块，第二电压输出单元的IO模块包括IO接口和第一ADC接口，IO接口通过第二保护单元与待测芯片的第二待测点串联，第二待测点位于多个保护支路中的另一个保护支路的两个保护二级管之间，第一ADC接口与第二待测点连接。

可选地，在本实用新型一具体实施例中，控制单元若确定第一待测点和第二待测点的压差小于预定压降范围的最小值，则确定第一待测点和第二待测点之间短路；若确定第一待测点和第二待测点的压差大于预定压降范围的最大值，则确定第一待测点和第二待测点之间开路。