[实用新型]锁相环路电路和用于消除量化噪声的电路

权利要求书

1.一种锁相环路电路，其特征在于，包括：

相位检测器，接收参考频率信号和反馈频率信号，并且被配置为输出指示所述参考频率信号与所述反馈频率信号之间的相位差的数字信号；

数字环路滤波器，被配置为对所述数字信号进行滤波；

数模转换器，被配置为将经滤波的数字信号转换成控制信号；

振荡器，被配置为基于所述控制信号来生成锁相环路时钟信号；

Σ-Δ调制器，被配置为根据频率控制字来调制分频器信号；

分频器，被配置为基于所述分频器信号来对所述锁相环路时钟信号进行分频，并且基于经分频的锁相环路时钟信号来生成噪声反馈频率信号；以及

噪声滤波块，被配置为从所述噪声反馈频率信号中移除量化噪声，从而生成所述反馈频率信号。

2.根据权利要求1所述的锁相环路电路，其特征在于，其中所述噪声滤波块包括：

延迟链，被配置为生成所述噪声反馈频率信号的多个不同延迟版本；以及

多路复用器，被配置为接收所述噪声反馈频率信号的所述多个不同延迟版本作为输入，并且根据所述量化噪声来向所述相位检测器传递所述噪声反馈频率信号的所述多个不同延迟版本之一作为所述反馈频率信号。

3.根据权利要求2所述的锁相环路电路，其特征在于，其中所述延迟链包括多个串联连接的缓冲器，每个缓冲器具有恒定延迟。

4.根据权利要求2所述的锁相环路电路，其特征在于，其中所述延迟链和所述多路复用器协作以调整所述噪声反馈频率信号的相位，以从所述噪声反馈频率信号中移除所述量化噪声。

5.根据权利要求2所述的锁相环路电路，其特征在于，还包括控制电路，所述控制电路被配置为从所述Σ-Δ调制器接收未成形量化误差，并且基于所述未成形量化误差来生成用于所述多路复用器的控制信号。

6.根据权利要求5所述的锁相环路电路，其特征在于，其中所述控制电路通过以下来生成所述控制信号：

从较高比特计数向较低比特计数量化所述未成形量化误差，以产生第一中间信号；

向所述第一中间信号应用噪声传递函数，以产生第二中间信号；以及

对所述第二中间信号进行积分以产生所述控制信号。

7.根据权利要求6所述的锁相环路电路，其特征在于，其中所述控制电路在所述量化之前将所述未成形量化误差乘以缩放因子。

8.根据权利要求7所述的锁相环路电路，其特征在于，还包括缩放因子电路，所述缩放因子电路被配置为计算将所述噪声反馈频率信号延迟所述锁相环路时钟信号的周期所需要的所述延迟链的延迟元件的数目，并且基于所述数目来生成所述缩放因子。

9.根据权利要求8所述的锁相环路电路，其特征在于，其中所述延迟链包括多个串联连接的缓冲器，其中所述噪声反馈频率信号的所述多个不同延迟版本之一在所述多个串联连接的缓冲器中的每一个缓冲器的输出处被产生；并且其中所述缩放因子电路包括：

多个触发器，每个触发器具有耦合到所述多个串联连接的缓冲器中的不同缓冲器的输出的输入并且通过所述噪声反馈频率信号的延迟版本而被钟控；

二进制编码器，从所述多个触发器中的每个触发器接收输出，并且被配置为基于来自所述多个触发器中的每个触发器的所述输出来计算将所述噪声反馈频率信号延迟所述锁相环路时钟信号的周期所需要的所述延迟链的延迟元件的数目，并且被配置为基于所述数目除以所述频率控制字中的位数来生成所述缩放因子。

10.根据权利要求9所述的锁相环路电路，其特征在于，还包括延迟触发器，所述延迟触发器接收所述噪声反馈频率信号作为输入，通过所述锁相环路时钟信号被钟控，并且生成所述噪声反馈频率信号的所述延迟版本作为输出。

11.根据权利要求8所述的锁相环路电路，其特征在于，其中在所述参考频率信号的相位和所述反馈频率信号的相位匹配之后，所述缩放因子电路被激活以计算所述缩放因子一次。