[实用新型]现场可编程门阵列多版本配置的芯片及系统

说明书

技术领域

本实用新型涉及可编程逻辑器件配置领域，尤其涉及一种现场可编程门阵列(Field Programmable Gate Array，简称FPGA)多版本配置的芯片及系统。

背景技术

FPGA(Field Programmable Gate Array，现场可编程门阵列)是现代电子系统中非常常用的通用逻辑器件，其功能可以由用户自行定制，在实际应用中，用户可以通过更换不同的配置码流来令FPGA实现各种不同的功能。由于其优异的灵活性和良好的通用性，FPGA在各种电子系统中正在得到越来越广泛的应用。

在目前的主流应用中，最常见的是SRAM型FPGA，其配码存储于FPGA芯片内部的SRAM存储器中。SRAM是易失性存储器，FPGA掉电后则配置信息即全部丢失，因此在实际应用中，FPGA常常与相应的配置存储器芯片(也称“配置芯片”)相连接，二者配合使用。每次上电后，FPGA都需要从配置芯片中读取配置信息，以完成自身的初始化。

配置芯片用于在上电后向FPGA提供配码数据，在目前的主流应用中，一个配置芯片可以只存储一个码流文件，这时FPGA每次上电后获取的配码都相同，FPGA执行的功能是固定不变的。而存储多个码流文件需要以固定字节为单位进行切分，每个版本的配码可以占用1个或多个8Mbit的数据块，导致存储空间浪费，并且在FPGA正常工作期间，无法再更换配码，必须系统掉电才能切换。

实用新型内容

(一)要解决的技术问题

本实用新型提供了一种FPGA多版本配置芯片、系统，以至少部分解决以上所提出的技术问题。

(二)技术方案

根据本实用新型的一个方面，提供了一种FPGA多版本配置芯片，所述芯片为一个封装体，包括：至少一个存储单元，用于存储FPGA的配码数据文件；控制单元，与存储单元相连接，能够对存储单元进行读取、擦除、写入操作，所述控制单元能够获取存储单元中的数据，并且修改存储单元中的数据内容，并对存储单元进行控制，所述控制单元包括：版本切换通信接口，用于在控制单元与外界之间传输数据、地址、控制信息，实现配码数据文件在线切换，其中，外界可以将当前选择的配码版本的首地址传输给控制单元，控制单元会按照指定的地址、读取相应版本的配码数据并完成FPGA配置；FPGA配置接口，用于控制单元与FPGA的交互，包括工作时序信号及控制信号，完成FPGA的在线配置功能。

在本公开一些实施例中，所述芯片包括三个存储单元，通过对三个存储单元中的数据进行三模冗余处理，通过投票表决电路对来自三个存储单元的数据进行投票表决，所述投票表决电路的输入分别是三个存储单元的输出。

在本公开一些实施例中，所述控制单元的版本切换通信接口为SPI通信接口、UART串口或IIC通信接口。

根据本实用新型的一个方面，提供了一种FPGA多版本配置的系统，采用所述的FPGA多版本配置芯片，系统还包括：

版本切换单元，用于控制在线切换FPGA的配码版本，通过所述版本切换单元，在FPGA正常工作期间，可以实时更改FPGA的功能、或者在线切换FPGA的配码版本。

在本公开一些实施例中，所述版本切换单元设置在FPGA中或FPGA片外的第三方控制器。

在本公开一些实施例中，在采用第三方控制器的情况下，设置一上级控制器连接到FPGA与第三方版本切换单元。

(三)有益效果

从上述技术方案可以看出，本实用新型FPGA多版本配置芯片、系统和方法至少具有以下有益效果其中之一：

(1)通过将控制单元、存储单元封装于1个封装体之中，其实体外观形态为1颗芯片，这能够减少FPGA系统中的芯片数量，进而降低系统重量、提高系统可靠性；

(2)存储单元可以选择使用128Mbit、256Mbit或者更大容量的存储器，能够在不进行多片级联的情况下即能够应用于大规模FPGA的配置；

(3)由于存储单元中可以容纳多种配码版本，并且配码的版本数量不受限制，因此在存储单元中可以存储任意多个配码版本，为FPGA版本配置提供了更多选择；

(4)由于存储单元中各版本配码的起始地址不受限制，从而各版本的配码在存储单元中可以连续排列，不存在存储空间浪费的问题。

附图说明

图1为本实用新型实施例FPGA多版本配置芯片的结构示意图。

图2为本实用新型实施例具有三个存储单元的FPGA多版本配置芯片的结构示意图。