[实用新型]一种半导体结构

说明书

本实用新型提供一种应用于存储器的半导体结构，包括：半导体基材，且半导体基材内具有若干沟槽结构；晶核层，位于沟槽结构的底部及侧壁，且具有供长晶厚度；以及填充层，位于晶核层表面且充满沟槽结构，填充层为多晶结构，填充层基于晶核层以非等向沉积长晶由沟槽结构的底部、侧壁生长而成，其中，晶核层和填充层填充沟槽结构。通过上述方案，本实用新型的半导体结构，可以在进行沟槽填充时使得填充层的各向沉积速率相同，进而可以降低封口现象的产生，从而减少因封口效应产生的孔隙，提高器件整体结构稳定性及导电性。

技术领域

本实用新型属于半导体制备工艺技术领域，特别是涉及一种半导体结构。

背景技术

随着集成电路高集成度和高性能需求的逐渐增加，半导体技术向着更小的特征尺寸的技术节点发展。目前，在半导体的制造技术中，经常需要进行沟槽以及通孔的填充，来完成半导体结构以及整个器件结构的制备。

然而，随着器件小型化的不断深入，半导体结构的尺寸越来越小，致使填充沟槽及通孔的难度越来越大，特别是当深宽比较大时，如在低压化学沉积工艺在其进行沉积的过程中，掺杂多晶硅薄膜容易在沟槽或隙缝的顶部发生反应，进而产生封口的现象。随着集成电路尺寸的微缩，生产工艺变得较为复杂，而较高的深宽比结构使得在进行薄膜沉积时，更容易形成封口的现象，这主要是因为沟槽顶部最先接触到反应气体，加之整个沟槽底部及侧壁的晶圆表面捕捉反应气体的速率等因素的影响，使得顶部的沉积速率较快于沟槽侧壁及底部。因此，由于封口现象的存在，使得沟槽结构内填充形成的导电栓内部就存在孔隙，即使得导电栓的截面积减少，会降低整体的导电率，如图18及图19所示，图18显示为图18显示为现有技术中沟槽结构中具有孔隙存在的半导体结构示意图，其中，121代表形成的孔隙的示意图，图19显示为图18A-A’截面的结构示意图，另外，封口现象导致的孔隙的存在，使得在后续的蚀刻工艺中，一旦形成的洞口被打开，便会沿着孔隙往下侵蚀，从而破坏器件结构，如图20所示，显示为对现有技术中具有孔隙的沟槽结构进行刻蚀的示意图。

因此，如何提供一种半导体结构及其制备方法以解决上述缺陷，从而减少半导体结构内的孔隙的产生实属必要。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体结构，用于解决现有技术中半导体结构形成时因封口效应产生孔隙的问题。

为实现上述目的及其他相关目的，本实用新型提供一种半导体结构制备方法，包括如下步骤：

1)提供一半导体基材，所述半导体基材内具有若干沟槽结构；

2)采用第一沉积反应气体在第一温度下于所述沟槽结构的底部及侧壁形成晶核层，用于 为后续沉积填充层提供沉积条件，其中，采用间歇式循环沉积的模式形成供长晶厚度的所述晶核层；及

3)采用第二沉积反应气体在第二温度下于所述晶核层表面形成所述填充层，所述填充层为多晶结构，其中，利用所述晶核层使得所述填充层沿所述沟槽结构的底部、侧壁及顶部的沉积长晶速率概呈相同，其中，所述晶核层和所述填充层填充所述沟槽结构。

作为本实用新型的一种优选方案，步骤2)中，所述晶核层的形成步骤包括：于反应腔室中交替进行通入所述第一沉积反应气体以及抽真空的操作，以于所述沟槽结构的底部及侧壁沉积形成所述晶核层，且所述间歇式循环沉积的单次循环包括一次所述第一沉积反应气体的通入和一次抽真空。

作为本实用新型的一种优选方案，所述单次循环中所述第一沉积反应气体的通入时间为1～20分钟，通入流量为0.2～2升/分钟，所述单次循环中所述抽真空时间为1～20分钟。

作为本实用新型的一种优选方案，所述第一沉积反应气体与所述第二沉积反应气体为相同的气体。