[实用新型]可配置的加速器框架设备和用于深度卷积神经网络的系统

权利要求书

1.一种可配置的加速器框架设备，其特征在于，包括：

具有多个输入端口和多个输出端口的串流开关，所述输入端口中的每一个在运行时可配置，以经由串流链路将数据单向传递到所述输出端口中的任何一个或多个；以及

多个卷积加速器，所述多个卷积加速器中的每一个在运行时可配置，以经由所述多个串流开关输出端口中的至少两个单向地接收输入数据，并且所述多个卷积加速器中的每一个在运行时可配置，以经由所述串流开关的输入端口单向地传送输出数据。

2.根据权利要求1所述的可配置的加速器框架设备，其特征在于，所述多个卷积加速器中的每一个包括：

内核缓冲器；

特征线缓冲器；以及

乘法累加MAC单元模块，具有多个MAC单元，所述多个MAC单元被布置为将从所述内核缓冲器传递的数据与从所述特征线缓冲器传递的数据相乘，所述多个MAC单元还被布置为对相乘的乘积进行累加。

3.根据权利要求2所述的可配置的加速器框架设备，其特征在于，所述内核缓冲器经由第一输入总线被耦合到所述多个串流开关输出端口中的所述至少两个中的第一个，并且其中所述特征线缓冲器经由第二输入总线被耦合到所述多个串流开关输出端口中的所述至少两个中的第二个。

4.根据权利要求3所述的可配置的加速器框架设备，其特征在于，还包括：

加法器树模块，被布置为接收从所述MAC单元模块接收的数据并对从所述MAC单元模块接收的数据进行求和。

5.根据权利要求4所述的可配置的加速器框架设备，其特征在于，所述加法器树模块经由第三输入总线被耦合到所述多个串流开关输出端口中的所述至少两个中的第三个，并且其中经由所述第三输入总线传递到加法器树模块中的数据是由所述多个卷积加速器中的第二卷积加速器产生的中间数据。

6.根据权利要求1所述的可配置的加速器框架设备，其特征在于，还包括：

多个直接存储器访问DMA引擎，所述DMA引擎中的每一个在运行时可配置，以将数据自主地传送到所述串流开关或自主地传送来自所述串流开关的数据。

7.根据权利要求6所述的可配置的加速器框架设备，其特征在于，所述可配置的加速器框架设备被布置为片上系统SoC中的协处理器。

8.根据权利要求7所述的可配置的加速器框架设备，其特征在于，还包括：

存储器设备，所述存储器设备被集成在所述SoC中，并被布置为存储内核数据和特征数据，经由所述多个DMA引擎中所选择的DMA引擎在所述存储器和所述多个卷积加速器中的至少一个之间传送所述内核数据和所述特征数据。

9.根据权利要求1所述的可配置的加速器框架设备，其特征在于，还包括：

控制寄存器，所述控制寄存器中的第一多个控制寄存器被布置为在运行时控制所述串流开关的操作，并且所述控制寄存器中的第二多个控制寄存器被布置为在运行时控制所述多个卷积加速器的操作。

10.根据权利要求1所述的可配置的加速器框架设备，其特征在于，还包括：

第一多个IP，被布置为使流式数据流入所述串流开关中；以及

第二多个IP，被布置为接收从所述串流开关流出的流式数据。