[实用新型]一种基于PCI Express总线架构的FPGA数据处理卡有效
| 申请号： | 201721296790.8 | 申请日： | 2017-10-09 |
| 公开（公告）号： | CN207352610U | 公开（公告）日： | 2018-05-11 |
| 发明（设计）人： | 陆新伟 | 申请（专利权）人： | 无锡十月中宸科技有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40;G06F15/76 |
| 代理公司： | 无锡华源专利商标事务所(普通合伙) 32228 | 代理人： | 张悦;聂启新 |
| 地址： | 214072 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 pci express 总线 架构 fpga 数据处理 | ||
1.一种基于PCI Express总线架构的FPGA数据处理卡，其特征在于，包括多片FPGA；FPGA包括1片主FPGA和多片从FPGA；所述主FPGA与从FPGA节点之间通过高速串行总线互相连接；每两个从FPGA之间都通过高速串行总线互相连接；所述FPGA上装配有两组DDR4SDRAM颗粒；第一组DDR4 SDRAM颗粒包括4片DDR4 SDRAM颗粒，4片DDR4 SDRAM颗粒通过Fly-by拓扑结构组成一组DDR4 SDRAM缓存单元；第二组DDR4 SDRAM颗粒包括2片DDR4 SDRAM颗粒。
2.如权利要求1所述的基于PCI Express总线架构的FPGA数据处理卡，其特征在于，所述从FPGA的数量为2～6片。
3.如权利要求1所述的基于PCI Express总线架构的FPGA数据处理卡，其特征在于，主FPGA和各个从FPGA之间还通过Config IO接口互相连接，传输配置信号。
4.如权利要求1所述的基于PCI Express总线架构的FPGA数据处理卡，其特征在于，第一组DDR4 SDRAM颗粒包括4片4Gb、16位的DDR4 SDRAM颗粒，构成一组64位的DDR4 SDRAM缓存单元。
5.如权利要求1所述的基于PCI Express总线架构的FPGA数据处理卡，其特征在于，第一组DDR4 SDRAM颗粒连接于每片FPGA的HP BANK接口。
6.如权利要求1所述的基于PCI Express总线架构的FPGA数据处理卡，其特征在于，第二组DDR4 SDRAM颗粒包括2片4Gb、16位的DDR4 SDRAM颗粒。
7.如权利要求1所述的基于PCI Express总线架构的FPGA数据处理卡，其特征在于，第二组DDR4 SDRAM颗粒连接于每片FPGA的HR BANK接口。
8.如权利要求1所述的基于PCI Express总线架构的FPGA数据处理卡，其特征在于，所述主FPGA上还连接有一片FLASH芯片。
9.如权利要求1所述的基于PCI Express总线架构的FPGA数据处理卡，其特征在于，数据处理卡包括PCIE接口和SRIO通信接口；数据处理卡还包括2个独立的全局时钟网络；第一全局时钟网络为频率是100MHz的LVDS差分时钟网络，用于数据处理卡的PCIE接口；第二全局时钟网络为频率是156.25MHz的LVDS差分时钟网络，用于数据处理卡的SRIO通信接口。
10.如权利要求1所述的基于PCI Express总线架构的FPGA数据处理卡，其特征在于，主FPGA还设置有光纤通道和GEN3.0 PCIE高速接口。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡十月中宸科技有限公司，未经无锡十月中宸科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201721296790.8/1.html，转载请声明来源钻瓜专利网。
