[实用新型]一种晶圆级功率半导体器件

说明书

技术领域

本实用新型涉及半导体器件及其制造技术领域，尤其涉及一种晶圆级功率半导体器件。

背景技术

功率半导体器件尤其是Trench DMOS器件，漏极就是芯片的整个背面，在芯片上，漏极和源极分别在垂直方向两端，传统封装方式通过将芯片装片在框架上、塑封料包封、切筋、电镀等工序，将漏极引出封装成实际应用中需要的角位。近年来，一种先进的封装方式WLCSP（wafer level chip scale packaging）晶圆级芯片封装通用在功率半导体器件的生产制造中，其优势在于体积小，器件厚度、体积等同于晶圆级芯片尺寸，器件可装配应用在体积更小的应用环境中，同时器件自身耗散功率不受封装体限制，可更好的散热，可靠性得到提高。

中国专利CN102738036A和CN103996666A都分别提出了WLCSP的制造方法，都是通过漏极通孔的方式将芯片背面的漏极引出到芯片正面，漏极开出的深孔再进行金属填充引出，晶圆正面再种球形成器件接触电极，如图1所示，为现有技术中的晶圆级功率半导体器件的俯视图，包括有源区A和终端保护与截止保护区T，有源区A内设置有栅极区域a和源极区域b，终端保护与截止保护区T内设置有漏极区域c，终端保护与截止保护区T内还设置有多个漏极通孔，用于将芯片背面的漏极引出到芯片正面。图2为图1所示的晶圆级功率半导体器件的B-B向结构示意图，由图2可以看出，8B为漏极开出的深孔。这种结构的晶圆制备过程至少需要两层或两层以上金属，需要的光刻次数较传统封装工艺产品至少增加三次以上，工艺制程复杂，制造成本高。

因此，如何能够降低晶圆级功率半导体的制作工艺成为本领域技术人员待解决的技术问题。

发明内容

本实用新型旨在至少解决现有技术中存在的技术问题之一，提供一种晶圆级功率半导体器件，以解决现有技术中的问题。

作为本实用新型的一个方面，提供一种晶圆级功率半导体器件，包括有源区和终端保护与截止保护区，所述有源区位于晶圆级功率半导体器件的中心区，所述终端保护与截止保护区位于所述有源区的外圈，其中，所述有源区包括：第一导电类型衬底和设置在所述第一导电类型衬底上的第一导电类型衬底外延层，在所述第一导电类型衬底外延层上形成沟槽，所述沟槽内壁形成绝缘氧化层，所述沟槽内填充导电多晶硅，所述导电多晶硅形成为栅极区域，所述第一导电类型衬底外延层上形成第二导电类型体区，所述第二导电类型体区上形成第一导电类型源极，所述第一导电类型源极和所述第一导电类型衬底外延层的上表面形成绝缘介质层，所述绝缘介质层上形成源极引线孔、漏极引线孔和栅极引线孔，所述源极引线孔、漏极引线孔和栅极引线孔上形成源漏栅金属层，所述源漏栅金属层形成为漏极区域、源极区域和栅极区域，所述源漏栅金属层上淀积和刻蚀绝缘钝化层，所述绝缘钝化层上形成第一金属垫层和第二金属垫层，所述源漏栅金属层与所述导电多晶硅之间通过栅极引线孔连接，所述第一导电类型源极通过源极引线孔与所述源漏栅金属层连接，所述第一导电类型衬底外延层通过漏极引线孔与所述源漏栅金属层连接，且所述源极引线孔、漏极引线孔和栅极引线孔均为同一光刻板、同一刻蚀步骤以及同一金属淀积步骤形成。

优选地，所述有源区还包括形成在所述第二金属垫层上的焊球。

优选地，所述漏极引线孔的孔径大于或者等于0.2μm。

优选地，所述绝缘氧化层的厚度范围在100Å~1000 Å之间。

优选地，所述第二金属垫层的厚度大于15μm。

优选地，所述晶圆级功率半导体器件包括N型晶圆级功率半导体器件和P型晶圆级功率半导体器件，当所述晶圆级功率半导体器件为所述N型晶圆级功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述晶圆级功率半导体器件为所述P型晶圆级半导体器件时，第一导电类型为P型，第二导电类型为N型。

本实用新型提供的晶圆级功率半导体器件，通过将源极区域、漏极区域和栅极区域均设置在有源区，且栅、源、漏三个电极的引线孔填充工艺是同一步骤完成，在能够保证器件性能的同时，减少工艺制造光刻层数，大幅度降低了制造成本。

附图说明

附图是用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本实用新型，但并不构成对本实用新型的限制。在附图中：

图1为现有技术中的晶圆级功率半导体器件的俯视示意图。

图2为图1沿BB向的剖视图。

图3为本实用新型提供的晶圆级功率半导体器件的俯视示意图。

图4为本实用新型提供的晶圆级功率半导体器件的一种结构的剖视图。