[实用新型]一种图像划分处理电路

说明书

本实用新型涉及一种图像划分处理电路，包括：一用于接收视频信号且用于视频解析处理的图像解析处理电路、一与图像解析处理电路相连且用于数据缓存的数据缓存电路以及一与数据缓存电路相连且通过接收图像划分控制信号进行图像划分处理的图像划分处理电路。

技术领域

本实用新型涉及一种图像划分处理电路。

背景技术

图像划分处理是众多视频、图像编解码标准中的都需使用的关键技术，图像划分处理电路是硬件实现视频、图像编解码的核心基础部分，图像划分处理电路的性能不仅仅决定了后续电路的视频、图像编解码电路复杂度，还关系着整个电路运行周期的长短和参数量的大小、运行效果、功耗等，因此开发高数据吞吐速率的图像划分处理电路就显得尤为重要，

发明内容

本实用新型的目的在于提供一种图像划分处理电路，以克服现有技术中存在的缺陷。

为实现上述目的，本实用新型的技术方案是：一种图像划分处理电路，包括：一用于接收视频信号且用于视频解析处理的图像解析处理电路、一与所述图像解析处理电路相连且用于数据缓存的数据缓存电路以及一与所述数据缓存电路相连且通过接收图像划分控制信号进行图像划分处理的图像划分处理电路。

在本实用新型一实施例中，所述图像解析处理电路、所述数据缓存电路以及所述图像划分处理电路的V_DD端均与一供电电源端相连。

在本实用新型一实施例中，所述供电电源端为1.8V电压。

在本实用新型一实施例中，所述图像解析处理电路、所述数据缓存电路以及所述图像划分处理电路的Clk端均连接至一晶振电路。

在本实用新型一实施例中，所述晶振电路的频率为50MHz。

在本实用新型一实施例中，所述图像解析处理电路、所述数据缓存电路以及所述图像划分处理电路的V_SS端均接地。

在本实用新型一实施例中，所述图像解析处理电路包括用于接收视频信号的输入端p0、输入端p1、输入端p2、输入端p3、输入端p4、输入端p5、输入端p6、输入端p7以及输出图像解析信号的第一输出端Q_out；所述输入端p0、输入端p1、输入端p2、输入端p3、输入端p4、输入端p5、输入端p6、输入端p7分别与一外部视频输入设备相连；所述第一输出端Q_out与所述数据缓存电路相连。

在本实用新型一实施例中，所述数据缓存电路包括用于接收图像解析信号的输入端S_in、用于输出缓存数据的第二输出端Q_out以及用于输出控制信号的控制信号输出端F；所述输入端S_in与所述第一输出端Q_out相连；所述第二输出端Q_out以及所述控制信号输出端F均与所述图像划分处理电路相连。

在本实用新型一实施例中，所述图像划分处理电路包括用于接收图像划分控制信号的输入端Mode、用于接收缓存数据的输入端D_in、用于接收控制信号的控制信号输入端C以及用于输出图像划分信号的输出端O1、输出端O2、输出端O3、输出端O4；所述输入端D_in与所述第二输出端Q_out相连；所述控制信号输入端C与所述控制信号输出端F相连。

相较于现有技术，本实用新型具有以下有益效果：本实用新型所提出的一种图像划分处理电路，电路结构紧凑，电路功耗低，易于实现，适用于硬件电路实现的对时间和资源敏感的视频、图像编解码。

附图说明

图1是本实用新型中图像划分处理电路的电路图。

具体实施方式