[实用新型]一种压接式连接器及插槽

说明书

本申请公开了一种压接式连接器，包括针脚组，每个所述针脚组包括多段针脚，其中：当所述针脚组受压，任一针脚的端点与相邻针脚的端点接触；当所述针脚组无压，任一针脚组的端点与相邻针脚的端点断开。本实用新型在受压时形成通路不影响部件之间通信，在无压时断开端点，通电针脚长度较现有技术大幅减少，可以消除大部分电容效应，有效减少残根效益造成讯号的质量损失。本申请还公开了一种具有相应有益效果的插槽。

技术领域

本实用新型涉及电子部件，特别涉及一种压接式连接器及插槽。

背景技术

随着技术的快速进步与发展，对于各种高速通道的走线要求越来越严苛，多个方面都提出了更高的要求，例如长度等长、讯号走线转角度、PCB材质设计、残根(stub)影响等等。以内存为例，总线讯号的质量要求随着频率提升愈加严苛。

超长的过孔残根(via stub)，对高速讯号来说，就像是线分支出来的一条尾巴，会在较长的传输线中引起反射，导致眼图的上升缘或下降缘出现阶梯状。常见的，当内存同一个渠道有两个内存插槽，但只有一个内存插槽装有内存的情况下，没有装内存的插槽由于电容效应会形成严重的残根，如图1所示，此时系统所能支持内存的最高频率会受到限制，讯号质量会因此降低。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种降低电容效应的压接式连接器及插槽。其具体方案如下：

一种压接式连接器，包括针脚组，每个所述针脚组包括多段针脚，其中：

当所述针脚组受压，任一针脚的端点与相邻针脚的端点接触；

当所述针脚组无压，任一针脚组的端点与相邻针脚的端点断开。

优选的，每个所述针脚组，包括两段针脚，其中：

当所述针脚组受压，上方针脚的下端点与下方针脚的上端点接触；

当所述针脚组无压，上方针脚的下端点与下方针脚的上端点断开。

优选的，所述每个针脚组，包括三段针脚。

优选的，当金手指插入所述压接式连接器，所述针脚组受压。

优选的，所述针脚组两两对称。

优选的，所述针脚组为铜镀金的针脚组。

相应的，本实用新型还公开了一种插槽，包括一个或多个如上文中任一项所述按压式连接器。

本实用新型公开了一种压接式连接器，包括针脚组，每个所述针脚组包括多段针脚，其中：当所述针脚组受压，任一针脚的端点与相邻针脚的端点接触；当所述针脚组无压，任一针脚组的端点与相邻针脚的端点断开。本实用新型在受压时形成通路不影响部件之间通信，在无压时断开端点，通电针脚长度较现有技术大幅减少，可以消除大部分电容效应，有效减少残根效益造成讯号的质量损失。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中连接器的受压及无压时的结构示意图；

图2为本实用新型实施例中一种具体的压接式连接器的结构示意图；

图3为本实用新型实施例中另一种具体的压接式连接器的结构示意图。

具体实施方式