[实用新型]具有集成DRAM的系统级封装

说明书

本文档描述了具有集成DRAM的系统级封装。在一些方面中，将动态随机存取存储器(DRAM)裸片和应用处理器(AP)裸片安装到包括一个或多个重分布层的系统级封装(Sip)裸片载体。DRAM裸片和AP裸片在裸片载体上彼此相邻使得每个裸片的相应存储器输入/输出邻近其它的输入/输出。

技术领域

本申请涉及具有低电压摆动I/O的集成DRAM。

背景技术

计算设备包括向其写入数据或从其读取数据的各种类型的存储器。然而，许多类型的传统存储器是针对密度效率(例如原始容量) 优化的，而不是针对尺寸、成本、功率或存储器性能的其它方面。因而，这些类型的传统存储器通常不适合用于成本、尺寸以及功率经常是关键设计或制造约束的移动设备。

实用新型内容

本公开描述了用于实现具有低电压摆动输入/输出(I/O)的集成动态随机存取存储器(DRAM)的装置和技术。动态随机存取存储器 (DRAM)裸片和应用处理器(AP)裸片在包括一个或多个重分布层的系统级封装(SiP)裸片载体上实现。在一些情况下，DRAM裸片和AP裸片在裸片载体上彼此相邻以便每个裸片的相应数据输入/输出邻近。提供此概述是为了介绍与具有低电压摆动I/O的集成DRAM有关的简化概念，这将在下面的具体实施方式中进一步描述。此概述既不旨在标识所要求保护主题的基本特征，也不旨在用于确定所要求保护主题的范围。

在一个方面，本公开涉及一种系统级封装，其包括：由硅制成的裸片载体，所述裸片载体具有相应迹线的一个或多个重分布层，所述一个多个重分布层被配置为使至少两个集成电路裸片相连接；应用处理器裸片，所述应用处理器裸片具有低电压摆动输入/输出电路，所述应用处理器裸片通过微凸块被安装到所述裸片载体的所述一个或多个重分布层的焊盘上；以及动态随机存取存储器裸片，所述动态随机存取存储器裸片具有其它的低电压摆动输入/输出电路，通过其它微凸块将所述动态随机存取存储器裸片安装到所述裸片载体的所述一个或多个重分布层的其它焊盘上，所述一个或多个重分布层的相应迹线提供了所述动态随机存取存储器裸片与所述应用处理器裸片之间的数据总线。

本公开的另一个方面还涉及一种系统级封装，其包括：应用处理器裸片，所述应用处理器裸片具有低电压摆动输入/输出电路并且具有位于所述应用处理器裸片的边缘处或附近的数据输入/输出，所述应用处理器裸片被固定到第一平面表面；动态随机存取存储器裸片，所述动态随机存取存储器裸片具有其它低电压摆动输入/输出电路并且具有位于所述动态随机存取存储器裸片的边缘处或附近的其它数据输入/输出，所述动态随机存取存储器裸片被固定到第二平面表面，所述第二平面表面与所述第一平面表面相平行并且使得所述其它数据输入/输出与所述数据输入/输出相邻；以及电连接，所述电连接用于使所述数据输入/输出与所述其它数据输入/输出相连接。

附图说明

参考附图对具有低电压摆动I/O的DRAM的实施例进行描述。在整个附图中相同附图标记用于指代相同特征和部件：

图1图示包括具有应用处理器和DRAM存储器的计算设备的示例环境。

图2图示图1所示的应用处理器和DRAM存储器的示例配置。

图3图示根据一个或多个方面实现的DRAM裸片的示例平面布图。

图4图示根据一个或多个方面实现的AP裸片的示例平面布图。

图5图示安装有示例DRAM裸片和示例性AP的裸片载体的细节。

图6图示根据这里所描述的方面实现的系统级封装的示例性能图。

图7图示根据一个或多个方面的将DRAM裸片和应用处理器裸片安装到裸片载体的示例方法。

图8图示系统级封装中的DRAM裸片和AP裸片的替代配置的示例。

图9图示用于将DRAM裸片与应用处理器裸片集成在一起的示例方法。