[实用新型]基于FPGA及其软核的等精度频率计

权利要求书

1.一种基于FPGA及其软核的等精度频率计，其特征在于：它包含前置信号调理电路、FPGA主控电路、显示单元，前置信号调理电路与FPGA主控电路连接，FPGA主控电路与显示单元连接，所述的FPGA主控电路包含等精度频率测量计数电路、MicroBlaze软核数据运算处理电路，等精度频率测量计数电路与MicroBlaze软核数据运算处理电路集成于FPGA主控电路中，所述的MicroBlaze软核数据运算处理电路设置有内部总线，等精度频率测量计数电路与MicroBlaze软核数据运算处理电路通过内部总线互相连接。

2.根据权利要求1所述的一种基于FPGA及其软核的等精度频率计，其特征在于：所述的MicroBlaze软核数据运算处理电路包含内部总线、MicroBlaze、时钟、复位、存储器模块BRAM、定时器Timer、GPIO、UART、Debug，存储器模块BRAM、定时器Timer、GPIO、UART、MicroBlaze的输入端与内部总线连接，MicroBlaze与Debug互相连接。

3.根据权利要求1所述的一种基于FPGA及其软核的等精度频率计，其特征在于：所述的等精度频率测量计数电路包含选择门、被测信号计数器、标测信号计数器、预置阀门、异步复位、100M晶振，所述的选择门输入端与前置信号调理电路、内部总线连接，输出端与被测信号计数器、标测信号计数器、内部总线连接，所述的预置阀门输入端与内部总线连接，输出端与选择门连接，所述的异步复位输入端与内部总线连接，输出端与被测信号计数器、标测信号计数器连接，所述的100M晶振输出端与被测信号计数器、标测信号计数器连接，所述的被测信号计数器与标测信号计数器的输出端与内部总线连接。

4.根据权利要求1所述的一种基于FPGA及其软核的等精度频率计，其特征在于：所述的显示单元包含LED运行指示灯、LCD显示模块、上位机SDK显示模块，所述的LED运行指示灯输入端与定时器Timer输出端连接，所述的LCD显示模块输入端与GPIO输出端连接、所述的上位机SDK显示模块输入端与UART输出端连接。