[实用新型]基于FPGA实现的多路光模块信息采集电路

说明书

本实用新型涉及光通讯技术领域，尤其涉及一种基于FPGA实现的多路光模块信息采集电路，电路包括晶振、FPGA、以太网PHY芯片、以太网光模块、2:1/1:2LVDS Mux/缓冲器芯片、线路光模块、上位机；所述FPGA芯片通过I2C接口与线路光模块连接；所述FPGA芯片与2:1/1:2LVDS Mux/缓冲器芯片通过高速串口连接；所述2:1/1:2LVDS Mux/缓冲器芯片通过PHY芯片或光模块与上位机的电口或光口连接；所述FPGA芯片通过串行232接口与上位机相连。本实用新型利用FPGA简化结构，节省成本。

技术领域

本实用新型涉及光通讯技术领域，尤其涉及一种基于FPGA实现的多路光模块信息采集电路。

背景技术

随着通信领域数据的传输速率越来越快，带宽越来越高，光模块在速率和性能方面也获得了快速发展，从几百M、1G、2.5G、10G直到40G、100G，光模块在线路传输中的地位正变得越来越重要。传输网络的众多传输节点上大量采用光模块接口进行数据传输，通过实时监控光模块的状态，能够及时发现告警和错误指示从而进行有效维护，保证通信链路的正常工作，避免和降低线路传输故障造成的损失。现有技术中的采集电路成本高，结构复杂。

实用新型内容

本实用新型的目的在于克服上述技术的不足，而提供一种基于FPGA实现的多路光模块信息采集电路。

本实用新型为实现上述目的，采用以下技术方案：

一种基于FPGA实现的多路光模块信息采集电路，其特征在于: 电路包括晶振、FPGA、以太网PHY芯片、以太网光模块、2:1/1:2 LVDS Mux/缓冲器芯片、线路光模块、上位机；

所述FPGA芯片通过I2C接口与线路光模块连接；

所述FPGA芯片与2:1/1:2 LVDS Mux/缓冲器芯片通过高速串口连接；

所述2:1/1:2 LVDS Mux/缓冲器芯片通过PHY芯片或光模块与上位机的电口或光口连接；

所述FPGA芯片通过串行232接口与上位机相连。

优选地，所述FPGA芯片采用Xilinx公司的XC6VLX25T-FFG484。

优选地，所述2:1/1:2 LVDS Mux/缓冲器采用TI公司的SCAN15MB200。

优选地，所述FPGA芯片通过RS232串行接口与上位机连接。

优选地，所述FPGA芯片内部划分为时钟管理电路、I2C接口处理电路1～N、以太网接口处理电路、以太网成帧/解帧电路、串口处理电路、信息汇聚电路、BLOCK RAM电路；

所述时钟管理电路，输入125MHz时钟，输出125MHz时钟和可变串口时钟；

所述I2C接口处理电路1～N用于与线路光模块相连的2线数据的接收和发送；

所述以太网接口处理电路用于将千兆以太网数据帧进行8B10B编解码并完成并行数据和串行数据之间的转换；

所述以太网成帧/解帧电路用于以太网数据成帧，将采集数据打包成UDP数据包和以太网MAC帧，并可以实现数据帧的解帧和拆包；

所述串口处理电路用于串口数据的接收和发送；

所述信息汇聚电路实现多路I2C接口数据和以太网数据、串口数据之间的转换；

所述BLOCK RAM电路用于采集数据信息的存储。

本实用新型的有益效果是: 相对于现有技术，本实用新型利用FPGA简化结构，节省成本。通过在FPGA中完成利用专用芯片才能实现的功能，能够实现，运行稳定、可靠、操作简单、维护方便,达到了设计要求。