[实用新型]一种Ge材料CMOS器件

说明书

本实用新型涉及一种Ge材料CMOS器件，包括：Si衬底；Si_1‑xGe_x外延层，设置于所述Si衬底上；P型Ge沟道层，设置于所述Si_1‑xGe_x外延层上；介质层，设置于所述P型Ge沟道层上；隔离区，设置于所述P型Ge沟道层和所述介质层内部；N阱区，设置于所述隔离区的第一侧，且设置于所述P型Ge沟道层内；PMOS区域，设置于所述隔离区的第一侧；NMOS区域，设置于所述隔离区(104)的第二侧；钝化层，设置于所述介质层上。本实用新型提供的GeCMOS器件中高Ge组分Si_1‑xGe_x/Si外延层晶体质量高。

技术领域

本实用新型属半导体器件技术领域，特别涉及一种Ge材料CMOS器件。

背景技术

自1958年Jack Kilby制作了第一块集成电路后，集成电路产业便遵循着摩尔定律迅猛发展。现在，集成电路在我们生活和国民技术发展中占据着举足轻重的地位。Si基CMOS技术以其输入阻抗高，噪声系数小，低功耗，温度稳定性好，抗辐照能力强，制作工艺简单等优势在集成电路发展中占据着主导地位。

在集成电路的发展中，我们所追求的目标是器件速度快，电路面积小，工作频率高。主要的方法就是缩小器件的尺寸，然而，随着器件尺寸的缩小虽然使得其开态电阻减小，提高了流过器件的电流，降低了栅电容，提高了器件的开关速度，降低了芯片面积，但是当器件进入纳米级别时，短沟道效应越来越严重，给器件尺寸的进一步缩小带来了新的挑战，要继续沿着摩尔定律向前发展必须采取新的材料、技术和新的器件结构来提高 CMOS的性能。

随着工艺技术的不断进步，器件的特征尺寸沿着摩尔定律逐渐缩小，但是当器件尺寸缩小到纳米级别是，传统的缩小器件尺寸的方法变得越来越困难，如何在后摩尔时代使得摩尔定律仍然发挥作用是半导体领域研究的一个重点。大规模集成电路主要由CMOS器件组成。目前，为提高CMOS 器件性能所采用的新的结构和方法包括SOI技术，多栅极技术，应变硅技术及高K介质材料等，其中应变硅技术因为与传统的体硅工艺相兼容，具有很大的发展潜力，然而，应变硅技术对于载流子迁移率的提升远不如应变锗技术。因而，应变锗技术成为半导体研究领域的一个重点方向。

应变Ge通常是在弛豫Si_1-xGe_x衬底上生长一定厚度的Ge材料获得。再此工艺下生长的应变材料对技术的要求较高，其要求弛豫Si_1-xGe_x衬底质量要好。传统方法下，Si_1-xGe_x衬底是在Si衬底上异质外延生长获得的，目前广泛应用的方法为渐变缓冲层技术。这种方法虽然可以有效降低Si_1-xGe_x外延层位错密度，但是对于高Ge组分的Si_1-xGe_x外延层，需要的渐变缓冲层厚度大，不利于器件的集成。

我们知道，难以获得低位错密度高Ge组分Si_1-xGe_x外延层的本质是由于Si与高Ge组分Si_1-xGe_x之间晶格失配位错大，界面位错缺陷在外延层逐渐增厚的过程中，会从高Ge组分Si_1-xGe_x/Si界面开始一直纵向延伸至高Ge组分Si_1-xGe_x表面(高Ge组分Si_1-xGe_x/Si界面处位错密度最高)，进而导致高Ge组分Si_1-xGe_x/Si外延层晶体质量降低。

实用新型内容

为了提高CMOS器件的性能，本实用新型提供了一种Ge材料CMOS 器件，包括：

Si衬底(1011)；