[实用新型]一种可配置的存储器内建自测试电路

说明书

本实用新型属于计算机技术领域，提供一种可配置的存储器内建自测试电路，包含配置与启动模块1、超时检测模块2、控制模块3、控制信号缓冲模块4、测试向量产生模块5、响应分析模块8。本实用新型通过对所测试CPU核的个数、缓存深度等进行可配置性设计，可适合不同型号的CPU缓存。提供可配置的超时错误和对比结果错误输出接口，测试过程可控性强。通过快速测试模式，可以减少测试时间。通过超时检测机制，可以解决所测存储器无应答时，测试无效的问题。

技术领域

本发明属于计算机技术领域，涉及一种可配置的存储器内建自测试电路。

背景技术

存储器内建自测试电路，是在存储器中植入测试图形发生电路、时序电路、模式选择电路和调试测试电路，从而进行自我测试。当所测存储器无应答时，测试结果无效。

传统的做法是直接给出测试结果错误，造成测试可靠性差。测试过程中不可配置，可控性差。

发明内容

发明目的：

本发明的主要目的是提供一种可配置的存储器内建自测试电路，为嵌入式存储器的测试提供一种超时检测机制的可配置的内建自测试电路，为存储器的测试提供一种灵活，可靠的解决方案，为同类产品的开发提供指导。

技术方案：

一种可配置的存储器内建自测试电路，包含配置与启动模块1、超时检测模块2、控制模块3、控制信号缓冲模块4、测试向量产生模块5、响应分析模块8；

配置与启动模块1，与控制模块3和外部待测存储器相连，接收来自外部的MBIST启动信号和待测存储器的Ack信号，输出配置信息和测试启动信号到控制模块3；

超时检测模块2，与外部待测存储器相连；通过检测来自外部的MBIST启动信号和待测存储器的Ack信号，输出超时错误信号到外部；

控制模块3，与配置与启动模块1、控制信号缓冲模块4和测试向量产生模块5相连；输入为来自配置与启动模块1的配置信息和测试启动信号，和来自测试向量产生模块5的测试进程信息；测试启动信号用于状态机的初始化，通过测试进程信息获取当前状态机的状态，根据配置信息，产生下一时钟周期的状态机状态，产生相应的控制信号，输出到控制信号缓冲模块4；

控制信号缓冲模块4与控制模块3和测试向量产生模块5相连；输入为来自控制模块3的控制信号，缓存一个时钟周期后，输出到测试向量产生模块5；

测试向量产生模块5与控制模块3、控制信号缓冲模块4和外部待测存储器相连；输入为来自控制信号缓冲模块4的控制信号，产生测试进程信息，输出到控制模块3；产生测试向量，到外部待测存储器；

响应分析模块8与测试向量产生模块5和外部待测存储器相连；输入为来自测试向量产生模块5的测试向量和来自外部待测存储器的读出数据；通过对比两者结果，产生比较结果信号，输出到外部。

测试向量产生模块5包括：向量产生单元6、快速测试向量产生单元7、

来自控制信号缓冲模块4的控制信号控制MUX选择向量产生单元6或者快速测试向量产生单元7产生测试进程信息到外部待测存储器；其中，向量产生单元6产生普通测试进程信息，快速测试向量产生单元7产生快速测试进程信息。

有益效果：

本发明提供的一种可配置的存储器内建自测试电路，通过对所测试CPU核的个数、缓存深度等进行可配置性设计，可适合不同型号的CPU缓存。提供可配置的超时错误和对比结果错误输出接口，测试过程可控性强。通过快速测试模式，可以减少测试时间。通过超时检测机制，可以解决所测存储器无应答时，测试无效的问题。

附图说明

图1是本发明一种可配置的存储器内建自测试电路的架构示意图。