[实用新型]基于CPCI总线的双机通讯冗余装置

权利要求书

1.基于CPCI总线的双机通讯冗余装置，包括主控机、主控机CPCI总线、主控机PCI桥芯片、主机FPGA本地逻辑阵列、双端口RAM、处理机FPGA本地逻辑阵列、处理机（A）PCI桥芯片、处理机（A）CPCI总线、处理机（B）PCI桥芯片、处理机（B）CPCI总线、处理机（A）、处理机（B），其特征在于，主控机通过主控机CPCI总线，将相应的地址/数据总线和控制总线接入主控机PCI桥接芯片，之后进入主机FPGA本地逻辑阵列进行FPGA的编程，通过双端口RAM与处理机（A）、处理机（A）CPCI总线、处理机（A）PCI桥芯片和处理机（B）、处理机（B）CPCI总线、处理机（B）PCI桥芯片经处理机FPGA本地逻辑阵列的编程进行交互；

主控机在一定时间内，未能通过双端口RAM读取到处理机（A）的心跳报文，主控机则写主机FPGA本地逻辑阵列中的选择控制信号，通过控制电路处理后，处理机FPGA本地逻辑阵列通过双端口RAM接收选择控制信号，将总线切换至处理机（B），实现处理机台位的快速切换；

所述控制电路包括非门U1，非门U1的输入端连接主机FPGA本地逻辑阵列中的选择控制信号，非门U1的输出端连接运算放大器U2的反相输入端，运算放大器U2的同相输入端分别连接运算放大器U2的输出端、电阻R1的一端，运算放大器U2的电源端连接电源+5V，运算放大器U2的地端连接地，电阻R1的另一端连接运算放大器U3的反相输入端，运算放大器U3的同相输入端分别连接电阻R2的一端、电位器RP1的左端和可调端，电位器RP1的右端分别连接电阻R3的一端、二极管D1的负极，电阻R3的另一端分别连接二极管D1的正极、运算放大器U3的输出端、电阻R4的一端、双端口RAM。

2.根据权利要求 1所述的基于CPCI总线的双机通讯冗余装置，其特征在于，所述双端口RAM，采用乒乓操作的终端方式，循环地进行数据传送,主控机的WD和RD分别控制一片RAM，每一片RAM单向传输数据。

3.根据权利要求 1所述的基于CPCI总线的双机通讯冗余装置，其特征在于，所述主控机PCI桥芯片的型号为PCI9054。