[实用新型]一种表层合金力增强的GPP芯片

说明书

本实用新型公开了一种表层合金力增强的GPP芯片，涉及GPP芯片生产技术领域，改GPP芯片包括硅芯片层和镀结在硅芯片层表面的镍金属层，所述的镍金属层是由第一烧结镍金属层、第二烧结镍金属层及第三镍金属层构成，在保持整体镍金属层厚度不变的状况下，采用三次化学镀镍和两次烧结合金化制备成镍金属层，每次镍的镀层减薄，硅与镍的结合力增强，通过多镀一层镍，后段工序形成二极管时，硅片的表层镍与铜引线的结合拉力增强20％，减少在硅片中拉断的几率，提高了晶粒的良品率。

技术领域

本实用新型属于GPP芯片生产技术领域，涉及硅芯片表面金属化，具体涉及一种表层合金力增强的GPP芯片。

背景技术

化学镀镍层凭借着自身耐腐蚀性强、焊接使用寿命长、金属层表面结合力增加、磁性灵活以及耐磨性能佳等优势,在工业生产等方面实现了广泛的应用。近年来,随着化学镀镍层的普及,化学镀镍技术得到了一定的发展,并且成功应用到方方面面。其中，在电子工业上的应用效果最为显著。化学镀镍技术满足了电子产品趋于体积薄、质量轻以及多功能性的发展方向，目前化学镀镍技术是实现微细线路的制造的重要技术。

硅芯片经过磷硼扩散后，正反面形成5价和3价电子层面，具有了整流电特性。这时的芯片表层仍然是硅层，无金属层不能焊接于电子器件上。这时，需要在硅片表层用化学镀方法镀一层镍合金，便于双面焊接引脚，成为二极管。传统的方式采用硅芯片表面镀一层镍，进行镍烧结，再镀一层镍，使之表面具有可焊性。这种工艺称之为“一烧二镀法”，被二极管行业普遍采用。“一烧二镀法”虽普遍使用，但存在着焊接率差的隐患，尤其是后道工序在晶粒上焊接铜引线时，抗拉力不强，例50mm晶粒抗拉力仅为1.5kg，稍强一点拉力，就会在晶层上断裂，造成良品率下降，引起客户不满，我们分析了传统的“一烧二镀法”缺陷原因，是第一次镀镍表层较厚，镍烧结后容易脱镍，导致后段工序的拉力中镍层脱落。

实用新型内容

根据以上现有技术的不足，本实用新型是提出一种表层合金力增强的GPP芯片，为了解决上述技术问题，本实用新型采用的技术方案为：

一种表层合金力增强的GPP芯片，包括硅芯片层和镀结在硅芯片层表面的镍金属层，所述的镍金属层是由第一烧结镍金属层、第二烧结镍金属层及第三镍金属层构成。

优选的，所述镍金属层的厚度为2-4μm。

优选的，所述第一烧结镍金属层厚度为0.5-1μm，所述第二烧结镍金属层厚度为0.8-1.3 μm，所述第三镍金属层厚度为0.8-1.8μm，第一层镍厚度薄，有利于增强硅与镍的结合力，通过多镀一层镍，后段工序形成二极管时，硅片的表层镍与铜引线的结合拉力增强20％，减少在硅片中拉断的几率，提高了晶粒的良品率。

现有技术相比，本实用新型的有益效果是：

1.本实用新型采用镀结三层镍层的结构，在保证镍金属层整体厚度不变的情况下，对第一层镍的厚度进行减薄，有利于增强硅与镍的结合力，通过多镀一层镍，后段工序形成二极管时，硅片的表层镍与铜引线的结合拉力增强20％，减少在硅片中拉断的几率，提高了晶粒的良品率。

2.本实用采用三次化学镀和两次烧结相结合的方法制备镍金属层，提高硅芯片与镍的融合性，晶粒抗拉力增强，提高产品良率。

附图说明

为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

1.图1是本实用新型现有技术中GPP芯片结构示意图。

2.图2是本实用新型实施例中GPP芯片结构示意图。

1、硅芯片层，2、镍金属层，21、第一烧结镍金属层，22、第二烧结镍金属层，23、第二镍金属层，24、第三镍金属层。