[实用新型]VPX架构宽带射频采集系统

权利要求书

1.一种VPX架构宽带射频采集系统，其特征在于，包括1个采集板卡、1个处理板卡、1个存储板卡、1个主机板卡、1个背板、1个电源单元，采集板卡、处理板卡、存储板卡和主机板卡分别通过背板互连，其中主机板卡通过千兆网口连接采集板卡、处理板卡来实现控制信号的通信；主机板卡通过PCIe接口连接采集板卡、处理板卡、存储板卡来实现数据的交互；采集板卡和处理板卡间额外通过SRIO接口互连，来增加数据交互带宽；由主机板卡发送指令给采集板卡、处理板卡，控制模拟信号的采样频率和增益，控制数字下变频通道和后端的解调、译码的参数，有选择的进行信号显示和存储；电源单元与背板连接。

2.根据权利要求1所述的VPX架构宽带射频采集系统，其特征在于，所述的主机板卡设有三个PCIE接口，一个PCIEX4接口连接采集板卡，一个PCIEX4接口连接处理板卡，一个PCIEX8接口连接存储板卡，处理板卡和采集板卡通过SRIOX4接口互连；主机板卡设有三个GE接口，分别连接采集板卡、处理板卡、存储板卡；两路模拟通道通过采集板卡接入系统，采集板卡设有两个10GE的对外通道，处理板卡设有一个10GE对外通道。

3.根据权利要求2所述的VPX架构宽带射频采集系统，其特征在于，所述的采集板卡包括FPGA芯片EP4SGX230KF40、温补晶振TCXO、数字时钟产生器DDS9954、四个差分放大器ADL5201、两个滤波器FILTER、数字时钟产生器DDS9954、声表面滤波器CDCE62005、两个模数转换器AD9467、万兆网协议转换芯片BCM8727，第一差分放大器ADL5201和第三差分放大器ADL5201分别接模拟信号后，分别连接两个滤波器FILTER，两个滤波器FILTER分别连接第二差分放大器ADL5201、第四差分放大器ADL5201，第二差分放大器ADL5201和第四差分放大器ADL5201分别连接两个模数转换器AD9467，温补晶振TCXO连接数字时钟产生器DDS9954，数字时钟产生器DDS9954连接声表面滤波器CDCE62005，声表面滤波器CDCE62005连接两个模数转换器AD9467，两个模数转换器AD9467分别连接所述的FPGA芯片EP4SGX230KF40，FPGA芯片EP4SGX230KF40分别通过PCIe×4接口和SRIO×4接口输出至背板；同时FPGA芯片EP4SGX230KF40通过两个 XAUI×4接口连接所述的万兆网协议转换芯片BCM8727，万兆网协议转换芯片BCM8727将XAUI信号转成SFI信号输出。

4.根据权利要求2所述的VPX架构宽带射频采集系统，其特征在于，所述的处理板卡包括四片FPGA芯片EP4SGX230KF40和万兆网协议转换芯片BCM8727，背板的信号通过PCIE接口和SRIO接口接到第一FPGA芯片EP4SGX230KF40上，第一FPGA芯片EP4SGX230KF40分别通过SRIO接口、LVDS接口与第二FPGA芯片EP4SGX230KF40、第三FPGA芯片EP4SGX230KF40、第四FPGA芯片EP4SGX230KF40连接，第二FPGA芯片EP4SGX230KF40分别通过SRIO接口、LVDS接口与第一FPGA芯片EP4SGX230KF40、第三FPGA芯片EP4SGX230KF40、第四FPGA芯片EP4SGX230KF40连接，第三FPGA芯片EP4SGX230KF40分别通过SRIO接口、LVDS接口与第一FPGA芯片EP4SGX230KF40、第二FPGA芯片EP4SGX230KF40、第四FPGA芯片EP4SGX230KF40连接，第四FPGA芯片EP4SGX230KF40分别通过SRIO接口、LVDS接口与第一FPGA芯片EP4SGX230KF40、第二FPGA芯片EP4SGX230KF40、第三FPGA芯片EP4SGX230KF40连接，第一FPGA芯片EP4SGX230KF40通过XUAI×4接口连接所述的万兆网协议转换芯片BCM8727，万兆网协议转换芯片BCM8727将信号转成光信号格式输出。