[实用新型]一种减少具有多路处理器的服务器中相邻层干扰架构

说明书

本实用新型提供一种减少具有多路处理器的服务器中相邻层干扰架构，包括：背板，第一节点和第二节点；背板的结构是将第一半固化层的第二面和第二半固化层的第二面相互贴敷连接，第一半固化层的第一面与第一信号层贴敷连接，第二半固化层的第一面与第二信号层贴敷连接，实现对背板信号传输的干扰抑制。进一步的将两个玻璃纤维半固化片层压合时通过旋转一定的角度压合交错重叠的结构，也就是第一半固化层玻璃纤维半固化片层的玻璃纤维排列方向与第二半固化层玻璃纤维半固化片层的玻璃纤维排列方向相反设置。实现对背板信号传输的干扰抑制，提升信号质量，提高了产品可靠性。

技术领域

本实用新型涉及服务器领域，尤其涉及一种减少具有多路处理器的服务器中相邻层干扰架构。

背景技术

在高端服务器领域，多路服务器是比较常见的一种形态。多颗处理器的服务器能发挥更强大的处理及运算能力，以及具有高度的可扩展性。多路服务器的架构中通过配置多颗处理器来提高服务器的处理及运算能力。

服务器及相关电子产品设计中，板层越来越高，随之带来的成本也越来越高，在保证信号质量的同时，如何减少层数,直接关系到PCB成本，dual模式的出现，相应的减少了层数，但相邻层走线带来的信号干扰，影响着信号质量，尤其是高速信号的质量。

发明内容

为了克服上述现有技术中的不足，本实用新型提供一种减少具有多路处理器的服务器中相邻层干扰架构，包括：背板，第一节点和第二节点；

第一节点和第二节点分别与背板连接；

背板包括：用于传输数据信号的第一信号层，用于传输数据信号的第二信号层，第一半固化层以及第二半固化层；

第一半固化层的第二面和第二半固化层的第二面相互贴敷连接，第一半固化层的第一面与第一信号层贴敷连接，第二半固化层的第一面与第二信号层贴敷连接；

第一节点包括：第一CPU，第二CPU，第三CPU，第四CPU，第一BMC模块，第一IO连接器，第一时序控制模块，第一PCH模块，第一连接器以及第一多路复用器；

第一BMC模块，第一CPU，第二CPU，第三CPU和第四CPU分别与第一时序控制模块连接；

第一时序控制模块，第一CPU，第二CPU，第三CPU和第四CPU分别与第一IO连接器连接；

第一PCH模块与第一连接器输入端连接，第一连接器Q端连接第一多路复用器B端；第一连接器Q端连接背板；

第一IO连接器的SDA/SCL端与第一多路复用器A端连接；

第一多路复用器B端连接背板。

优选地，第二节点包括：第五CPU，第六CPU，第七CPU，第八CPU，第二BMC模块，第二IO连接器，第二时序控制模块，第二PCH模块，第二连接器以及第二多路复用器；

第二BMC模块，第五CPU，第六CPU，第七CPU，第八CPU分别与第二时序控制模块连接；

第二时序控制模块，第五CPU，第六CPU，第七CPU，第八CPU分别与第二IO连接器连接；

第二PCH模块与第二连接器输入端连接，第二连接器Q0端连接第二多路复用器B0端；第二连接器Q1端通过背板连接第一多路复用器B1端；

第二IO连接器的SDA/SCL端与第二多路复用器A端连接；

第二多路复用器B1端通过背板连接第一连接器Q1端。

优选地，第一时序控制模块和第二时序控制模块分别采用CPLD芯片；

第一CPU的PWRGD脚，RESET脚，sktocc脚分别与第一时序控制模块连接，第一CPU的sktocc脚还与第一IO连接器连接；