[实用新型]半导体存储器件结构

权利要求书

1.一种半导体存储器件结构，其特征在于，包括：

硅基底；

锗硅渐变缓冲层，形成于所述硅基底上；

锗硅弛豫层，形成于所述渐变缓冲层上，所述锗硅弛豫层的锗含量大于所述锗硅渐变缓冲层的锗含量，所述锗硅弛豫层被部分去除以形成填充沟槽及弛豫侧壁，所述弛豫侧壁位于所述填充沟槽之间，所述填充沟槽的底部显露所述锗硅弛豫层；

硅外延层，形成于所述锗硅弛豫层上，所述硅外延层包含填充于所述填充沟槽内的填充部；

沟槽隔离结构，形成于所述弛豫侧壁中，藉由所述沟槽隔离结构于所述硅外延层中隔出有源区，所述有源区包含所述硅外延层的所述填充部和所述锗硅弛豫层的所述弛豫侧壁；以及

埋入式字线结构，形成于所述硅外延层中，所述埋入式字线结构延伸至所述填充部内且与所述有源区交叉，所述弛豫侧壁提供所述埋入式字线结构的沟道应力。

2.根据权利要求1所述的半导体存储器件结构，其特征在于：所述锗硅渐变缓冲层的材料包含Si_xGe_1-x，其中，x介于0.9～0.5之间，且所述Si_xGe_1-x中，x的变化包含由线性减小及梯度减小所组成群组中的一种。

3.根据权利要求1所述的半导体存储器件结构，其特征在于：所述锗硅弛豫层的材料包含Si_yGe_1-y，其中，y介于0.2～0.5之间。

4.根据权利要求1所述的半导体存储器件结构，其特征在于：所述锗硅渐变缓冲层的厚度介于500纳米～1000纳米之间，所述锗硅弛豫层的厚度介于200纳米～500纳米之间。

5.根据权利要求1所述的半导体存储器件结构，其特征在于：所述沟槽隔离结构的宽度介于10纳米～30纳米之间，深度介于300纳米～400纳米之间。

6.根据权利要求1所述的半导体存储器件结构，其特征在于：所述沟槽隔离结构穿过所述弛豫侧壁，所述沟槽隔离结构与所述弛豫侧壁同轴，且所述沟槽隔离结构的宽度小于所述弛豫侧壁的宽度，使得所述沟槽隔离结构的两侧保留有所述弛豫侧壁。

7.根据权利要求6所述的半导体存储器件结构，其特征在于：跨过所述沟槽隔离结构的相邻所述弛豫侧壁的宽度和介于37纳米～45纳米之间。

8.根据权利要求1所述的半导体存储器件结构，其特征在于：所述硅外延层还包含顶层部，覆盖于所述填充部及所述弛豫侧壁上。

9.根据权利要求8所述的半导体存储器件结构，其特征在于：所述填充沟槽的深度介于150纳米～200纳米之间，所述填充沟槽的宽度介于78纳米～86纳米之间，所述硅外延层的所述顶层部的厚度介于30纳米～100纳米之间。

10.根据权利要求8所述的半导体存储器件结构，其特征在于，所述埋入式字线结构包括：

字线沟槽，形成于所述硅外延层中；

栅介质层，形成于所述字线沟槽的底部及侧壁；

导电材料层，填充于所述字线沟槽中，所述导电材料层的顶面低于所述硅外延层的顶面，以形成凹槽；以及

字线隔离层，形成于所述凹槽中。

11.根据权利要求1～10任一项所述的半导体存储器件结构，其特征在于：每个所述有源区与两根所述埋入式字线结构交叉，两根所述埋入式字线结构之间包含漏区，两根所述埋入式字线结构与所述沟槽隔离结构之间包含源区，所述漏区连接有电容器，所述源区连接有位线。