[实用新型]一种用于电机驱动芯片的超低待机功耗电路

说明书

本实用新型公开了一种用于电机驱动芯片的超低待机功耗电路，包括逻辑控制单元据输入的IN1和IN2信号经逻辑处理产生P_CTRL和N_CTRL信号；高端供电级据输入的IN1和IN2信号产生供电电压VIN‑VDD；低端供电级单元据输入的IN1和IN2信号产生供电电压VDD；高端驱动级据输入的P_CTRL信号由逐渐变大的反相器推挽输出P_DRV信号；低端驱动级据输入的N_CTRL信号由逐渐变大的反相器推挽输出N_DRV信号；电阻R1一端与高端驱动级的输出端和PMOS功率管P1的栅极连接，另一端与高端驱动级和高端供电级的输入端以及PMOS功率管P1的源极连接；电阻R2一端与低端驱动级的输出端和NMOS功率管N1的栅极连接，另一端与NMOS功率管N1的源极连接并同时接地；PMOS功率管P1的漏极与NMOS功率管N1的漏极连接。

技术领域

本实用新型涉及电子产品技术领域，特别涉及一种用于电机驱动芯片的超低待机功耗电路。

背景技术

目前，人们对便携式产品的性能要求越来越高，这不但表现在对速度体验方面的大幅提升，功耗问题同样具有举足轻重的作用，如果功耗问题不解决，产品的便利性和用户体验将会受到很大的影响。

然而，随着电路速度的提升，从理论上讲电路的功耗也会成比例的增加；另外从目前行业发展状况看，电路性能提升的速度又远大于电池容量增加的速度。以上两个因素决定了产品功耗的指标将直接影响产品的性能，对产品的竞争力具有决定性影响。

绿色节能是整个电子行业的发展方向，随着各种移动电子设备的应用和发展，如何延长设备的待机时间越来越成为大家关注的课题。电机驱动芯片作为各种移动打印设备中的核心芯片，也需要满足超低待机功耗的设计理念。

实用新型内容

为了克服现有技术中的不足，本实用新型提供一种用于电机驱动芯片的超低待机功耗电路，旨在降低待机功耗。

为了达到上述实用新型目的，解决其技术问题所采用的技术方案如下：

一种用于电机驱动芯片的超低待机功耗电路，包括逻辑控制单元、高端供电级单元、低端供电级单元、高端驱动级单元、低端驱动级单元、电阻R1、电阻R2、PMOS功率管P1和NMOS功率管N1，其中：

所述逻辑控制单元根据输入的IN1和IN2信号经过逻辑处理后产生 P_CTRL和N_CTRL信号；

所述高端供电级单元根据输入的IN1和IN2信号产生供电电压 VIN-VDD，用于给所述高端驱动级单元供电；

所述低端供电级单元根据输入的IN1和IN2信号产生供电电压VDD，用于给所述低端驱动级单元以及逻辑控制单元供电；

所述高端驱动级单元根据输入的P_CTRL信号由逐渐变大的反相器推挽输出P_DRV信号；

所述低端驱动级单元根据输入的N_CTRL信号由逐渐变大的反相器推挽输出N_DRV信号；

所述电阻R1一端与所述高端驱动级单元的输出端和所述PMOS功率管 P1的栅极连接，另一端与所述高端驱动级单元和高端供电级单元的输入端以及所述PMOS功率管P1的源极连接；

所述电阻R2一端与所述低端驱动级单元的输出端和所述NMOS功率管 N1的栅极连接，另一端与所述NMOS功率管N1的源极连接并同时接地；

所述PMOS功率管P1的漏极与所述NMOS功率管N1的漏极连接。

进一步的，所述低端供电级单元包括NMOS管N2、NMOS管N3、NMOS 管N4、PMOS管P2、PMOS管P3、电阻R3、电阻R4和稳压管Z1，其中：

所述NMOS管N2的栅极连接IN1信号，其漏极连接所述电阻R3的一端，其源极接地；