[实用新型]一种基于FPGA的级联同步采集系统有效
| 申请号： | 201721863450.9 | 申请日： | 2017-12-27 |
| 公开（公告）号： | CN207924660U | 公开（公告）日： | 2018-09-28 |
| 发明（设计）人： | 夏博 | 申请（专利权）人： | 西安奇维科技有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 西安亿诺专利代理有限公司 61220 | 代理人： | 康凯 |
| 地址： | 710077 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 级联 采集系统 数据采集设备 同步采集系统 通信总线 设备间 同步线 同步性 数据采集领域 数据同步采集 分布式同步 中低速数据 采集数据 采样周期 数据采集 系统结构 电连接 多通道 | ||
【权利要求书】：
1.一种基于FPGA的级联同步采集系统，其特征在于：包括若干个数据采集设备、通信总线和设备间同步线；每个所述数据采集设备由地址设置模块、ADC芯片、RS485芯片和FPGA组成；所述ADC芯片、地址设置模块和RS485芯片均与FPGA相电连接；所述FPGA与设备间同步线相电连接；所述RS485芯片与通信总线相电连接。
2.根据权利要求1所述的基于FPGA的级联同步采集系统，其特征在于：所述通信总线为RS485总线，包括RS485+通信线和RS485-通信线；所述设备间同步线包括FSYNC信号线和JL_CRL信号线。
3.根据权利要求2所述的基于FPGA的级联同步采集系统，其特征在于：所述FPGA与FSYNC信号线和JL_CRL信号线相电连接；所述RS485芯片与RS485+通信线和RS485-通信线相电连接。
4.根据权利要求3所述的基于FPGA的级联同步采集系统，其特征在于：所述ADC芯片设置有四路同步引脚，分别为CS、SCLK、MCLK和SYNC。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安奇维科技有限公司，未经西安奇维科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201721863450.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种新型信号转换器
- 下一篇：仪表总线主机电路装置
