[实用新型]一种多芯片扇出型封装结构

说明书

本实用新型一种多芯片扇出型封装结构，属于半导体封装技术领域。其包括带有A芯片金属凸块的A芯片、布线层、A芯片包覆膜和带有B芯片金属凸块的B芯片、再布线层、B芯片包覆膜，B芯片设置于A芯片垂直上方区域，B芯片外侧区域设置穿孔，填充金属料，A芯片与B芯片通过包覆穿孔填充金属料、布线层、再布线层完成信号互联。所述再布线层上方设置钝化保护层和金属连接件，生成最终的封装体。本实用新型提高了产品的可靠性,提升了产品的力学性能。

技术领域

本实用新型涉及一种多芯片扇出型封装结构，属于半导体封装技术领域。

背景技术

随着电子技术的发展，半导体封装趋于向高密度、多功能、低功耗、小型化的方向发展，为了满足产品愈加复杂的系统功能，多芯片互联集成的封装技术得到了较快的发展。目前主流的多芯片封装方案有如下两种：

1.采用SIP封装方案：

a.将多个芯片103进行水平并排分布，芯片103通过凸块焊接至基板101（图1-1）；

b.将多个芯片103进行垂直堆叠排布，底层芯片103通过凸块焊接至基板，其余芯片103通过打线工艺连接至基板101（图1-2）。

通过基板101内部线路实现芯片103与芯片103之间的信号互联，对多个芯片103通过填充料102进行底部填充并通过塑封料104对其进行塑封保护，将此模块整体最终焊接到印刷电路板，来实现产品的互联集成。该方案中需要通过多层的布线转接来实现芯片之间的互联，且基板金属层与介电层厚度较厚，通常存在信号传输延迟的问题；且由于增加了基板来实现芯片间的互联集成，封装成本相对较高。

2.采用扇出型互联方案，将多芯片201进行水平并排分布，并使用包覆材料202将芯片201进行包覆形成新的晶圆载体，将此新的晶圆载体进行再布线和凸块工艺，最终形成封装体（图2），可将此封装体直接焊接到印刷电路板。该方案由于省去了基板部分，相对方案1 成本较低，且采用了晶圆级工艺，产品布线能力更强，芯片互联路径更短，具有更好的电学性能。但该方案仍存在如下问题：

a.芯片只能水平排布，芯片扇出区域较大，导致最终的封装尺寸较大，每张晶圆封装体的数量较少，一定程度增加了产品成本；

b.线路层及凸块直接生长在芯片表面，由于包覆材料和芯片在再布线等工艺过程中存在CTE不匹配的问题，工艺过程中会产生较大的应力，易导致芯片焊盘区域或芯片表面保护层产生crack等问题；

c.芯片是Know good die（已知的好芯片；在作业前，可通过测试等工艺筛选出不良芯片，工艺过程中使用的都是好芯片），但再布线直接在芯片上方生长，当金属再布线层为多层布线时，会导致部分好芯片存在一定数量的良率损失。

发明内容

本实用新型的目的在于克服上述封装方案的不足，提供一种多芯片扇出型封装结构，以提高产品的可靠性并降低产品成本。

本实用新型是这样实现的：

本实用新型一种多芯片扇出型封装结构，其包括正面设置若干个A芯片金属凸块的A芯片、A芯片包覆膜和带有若干个B芯片金属凸块的B芯片、B芯片包覆膜，所述B芯片设置在A芯片的垂直上方区域，所述A芯片有若干个，所述B芯片有若干个；

所述A芯片金属凸块一侧设置布线层，所述布线层水平延展并选择性不连续并选择性不连续并选择性不连续，A芯片通过A芯片金属凸块与布线层连接；

所述A芯片包覆膜将A芯片及其A芯片金属凸块、布线层包覆保护，布线层的上表面与A芯片包覆膜的上表面齐平；

所述布线层的上表面与A芯片包覆膜的上表面覆盖包覆膜，

所述B芯片下方设置装片膜，B芯片通过装片膜完成与包覆膜的固定连接；