[发明专利]模数转换电路和方法

权利要求书

1.一种模数转换电路，包括第一电容阵列、第二电容阵列、逻辑电路和比较器，其特征在于：

在采样阶段，所述第一电容阵列将N个电容的下极板连接第一输入电压，其它电容的下极板连接共模电压，并将全部电容的上极板连接共模电压，以对所述第一输入电压进行采样，所述N为小于全部电容个数的正整数；并且在所述采样阶段，所述第二电容阵列将N个电容的下极板连接第二输入电压，其它电容的下极板连接共模电压，并将全部电容的上极板连接共模电压，以对所述第二输入电压进行采样，所述N个电容与所述第一电容阵列中的N个电容相对应；

在预转换阶段，所述第一电容阵列将全部电容的下极板连接所述共模电压，将所述全部电容的上极板与所述共模电压断开连接，并将全部电容的上极板连接所述比较器，为所述比较器提供第一比较电压；并且在所述预转换阶段，所述第二电容阵列将全部电容的下极板连接所述共模电压，将所述全部电容的上极板与所述共模电压断开连接，并将全部电容的上极板连接所述比较器，为所述比较器提供第二比较电压；其中，所述预转换阶段介于所述采样阶段和所述转换阶段的第一次转换之间；所述比较器将所述预转换阶段中所述第一比较电压与所述第二比较电压的比较结果存储到所述逻辑电路的第一个标志位；

在转换阶段的第i次转换中，所述逻辑电路根据存储的第i个标志位控制所述第一电容阵列中的第i个电容的下极板连接参考电压或接地电压，以使所述第一电容阵列输出的第一比较电压的大小趋近于第二比较电压的大小，所述i为小于所述全部电容个数的正整数；并且在所述转换阶段的第i次转换中，所述逻辑电路根据存储的第i个标志位控制所述第二电容阵列中的第i个电容的下极板与参考电压或接地电压连接，以使所述第二比较电压的大小趋近于所述第一比较电压的大小；

所述比较器将所述转换阶段的第i次转换中所述第一比较电压和所述第二比较电压的比较结果存储至所述逻辑电路的第i+1个标志位，且当i+1等于所述第一电容阵列中全部电容个数时模数转换完成；

其中，所述共模电压为所述参考电压和所述接地电压之和的1/2。

2.根据权利要求1所述的电路，其特征在于，所述逻辑电路中存储的标志位的取值为0或1。

3.根据权利要求2所述的电路，其特征在于，所述逻辑电路根据存储的第i个标志位控制所述第一电容阵列中的第i个电容的下极板与参考电压或接地电压连接包括：

如所述标志位为1，则将所述第一电容阵列中的第i个电容的下极板与所述接地电压连接；

如所述标志位为0，则将所述第一电容阵列中的第i个电容的下极板与所述参考电压连接。

4.根据权利要求3所述的电路，其特征在于，所述比较器具体用于如所述第一比较电压大于所述第二比较电压，则将所述比较结果设置为1，否则，将所述比较结果设置为0。

5.根据权利要求1所述的电路，其特征在于，所述共模电压为所述参考电压与所述接地电压的均值。

6.根据权利要求1所述的电路，其特征在于，所述逻辑电路为移位寄存器。

7.根据权利要求1所述的电路，其特征在于，所述N的取值根据所述第一输入电压的取值范围设置。

8.根据权利要求1所述的电路，其特征在于，所述第一电容阵列为二进制排布电容阵列或非二进制排布电容阵列。

9.根据权利要求1所述的电路，其特征在于，所述逻辑电路根据存储的第i个标志位控制所述第二电容阵列中的第i个电容的下极板与参考电压或接地电压连接包括：

如所述标志位为1，则将所述第二电容阵列中的第i个电容的下极板与所述参考电压连接；

如所述标志位为0，则将所述第二电容阵列中的第i个电容的下极板与所述接地电压连接。

10.一种模数转换的方法，其特征在于，包括：

在采样阶段，第一电容阵列将N个电容的下极板连接第一输入电压，其它电容的下极板连接共模电压，并将全部电容的上极板连接共模电压，以对所述第一输入电压进行采样，所述N为小于全部电容个数的正整数；并且在所述采样阶段，第二电容阵列将N个电容的下极板连接第二输入电压，其它电容的下极板连接共模电压，并将全部电容的上极板连接共模电压，以对所述第二输入电压进行采样，所述N个电容与所述第一电容阵列中的N个电容相对应；

在预转换阶段，所述第一电容阵列将全部电容的下极板连接所述共模电压，将所述全部电容的上极板与所述共模电压断开连接，并将全部电容的上极板连接比较器，为所述比较器提供第一比较电压；并且在所述预转换阶段，所述第二电容阵列将全部电容的下极板连接所述共模电压，将所述全部电容的上极板与所述共模电压断开连接，并将全部电容的上极板连接所述比较器，为所述比较器提供第二比较电压；其中，所述预转换阶段介于所述采样阶段和所述转换阶段的第一次转换之间；所述比较器将所述预转换阶段中所述第一比较电压与所述第二比较电压的比较结果存储到逻辑电路的第一个标志位；

在转换阶段的第i次转换中，逻辑电路根据存储的第i个标志位控制所述第一电容阵列中的第i个电容的下极板连接参考电压或接地电压，以使所述第一电容阵列输出的第一比较电压的大小趋近于所述比较器的第二比较电压的大小，所述i为小于所述全部电容个数的正整数；并且在所述转换阶段的第i次转换中，所述逻辑电路根据存储的第i个标志位控制所述第二电容阵列中的第i个电容的下极板与参考电压或接地电压连接，以使所述第二比较电压的大小趋近于所述第一比较电压的大小；

所述比较器将所述转换阶段的第i次转换中所述第一比较电压和所述第二比较电压的比较结果存储至所述逻辑电路的第i+1个标志位，且当i+1等于所述第一电容阵列中全部电容个数时模数转换完成；

其中，所述共模电压为所述参考电压和所述接地电压之和的1/2。