[发明专利]栅极驱动电路、显示装置以及栅极驱动电路的驱动方法

说明书

本申请公开了栅极驱动电路，其具有接连地级联为多级的多个移位寄存器单元。所述多个移位寄存器单元分为多组移位寄存器单元，多组移位寄存器单元中的每一组具有多个移位寄存器单元。所述多组移位寄存器单元中的每一组包括单个下拉控制子电路。

技术领域

本发明涉及显示技术，更具体地，涉及一种栅极驱动电路、显示装置以及栅极驱动电路的驱动方法。

背景技术

图像显示装置包括用于控制多个像素中的每一个像素中的图像显示的驱动器。该驱动器是基于晶体管的电路，包括栅极驱动电路和数据驱动电路。栅极驱动电路通过级联多个移位寄存器单元而形成。每个移位寄存器单元将栅极驱动信号输出到多条栅线之一。来自栅极驱动电路的栅极驱动信号逐行扫描栅线，控制每行晶体管处于导通/关断状态。栅极驱动电路可以集成到阵列上栅极电路(GOA)中，所述栅极电路可以直接形成在显示面板的阵列基板中。

发明内容

在一个方面，本发明提供了一种栅极驱动电路，包括：多个移位寄存器单元，其接连地级联为多级，其中，所述多个移位寄存器单元分为多组移位寄存器单元，多组移位寄存器单元中的每一组包括多个移位寄存器单元；其中，所述多组移位寄存器单元中的每一组包括单个下拉控制子电路。

可选地，所述单个下拉控制子电路连接到单个高电压端、下拉节点、上拉节点和第一低电压端；并且，所述单个下拉控制子电路构造为被上拉节点处的电势控制，以将下拉节点处的电势下拉到低电压电平。

可选地，所述多组移位寄存器单元包括以从m＝1到m＝M为顺序的M组移位寄存器单元，其中1≤m≤M，M大于或等于2；第m组移位寄存器单元包括N个串行级联的移位寄存器单元，用于以从n＝1到n＝N的顺序依次将N个栅极扫描信号分别输出至显示面板的N条栅线，其中1≤n≤N，N大于或等于2；连接至N个移位寄存器单元的一个或多个输入端构造为接收输入信号；连接至N个移位寄存器单元的一个或多个复位端构造为从第(m+1)组移位寄存器单元中的移位寄存器单元的输出端接收输出信号作为复位信号；并且所述单个下拉控制子电路连接至N个移位寄存器单元中的第一移位寄存器单元中的上拉节点。

可选地，所述输入信号是来自第(m-1)组移位寄存器单元中的第一移位寄存器单元的输出端的输出信号。

可选地，所述N个移位寄存器单元中的第一移位寄存器单元是所述多个移位寄存器单元的第一级；并且，所述输入信号是起始信号。

可选地，所述N个移位寄存器单元中的每一个包括上拉控制子电路；并且，所述N个移位寄存器单元中的第n移位寄存器单元中的上拉控制子电路包括：第一晶体管，其具有共同连接至输入端的栅极和第一极以及连接至第n移位寄存器单元中的上拉节点的第二极，所述输入端构造为接收输入信号。

可选地，所述多组移位寄存器单元中的每一组包括单个输入端和单个上拉控制子电路；并且，所述单个上拉控制子电路包括：第一晶体管，其具有共同连接至所述单个输入端的栅极和第一极以及连接至N个移位寄存器单元中的上拉节点的第二极，所述单个输入端构造为接收输入信号。

可选地，所述N个移位寄存器单元中的每一个包括复位子电路；所述N个移位寄存器单元中的第n移位寄存器单元中的复位子电路连接至复位端、低电压端和第n移位寄存器单元中的上拉节点，并且构造为将第n移位寄存器单元中的上拉节点处的电势下拉至低电压电平，所述复位端构造为接收复位信号；并且，第n移位寄存器单元中的复位子电路包括第二晶体管，其具有连接至复位端的栅极、连接至第n移位寄存器单元中的上拉节点的第一极以及连接至低电压端的第二极。