[发明专利]模数信号转换系统及方法

说明书

一种模数信号转换系统(300)及方法，所述系统(300)包括一数字信号拆分单元(401)，一第一数字信号存储单元(411)，一第二数字信号存储单元(421)，一第一存储电容选择单元(412)及一第二存储电容选择单元(422)，所述数字信号拆分单元(401)用于将所述模数信号转换系统(300)输出反馈的以比特数z表示的数字控制信号的信号码N拆分为以比特数x表示的第一信号码K及以比特数y表示的第二信号码P，所述第一及第二数字信号存储单元(411,421)分别用于依序储存所述第一信号码K及所述第二信号码P，所述第一及第二存储电容选择单元(412,422)分别用于选择所述第一信号码K及所述第二信号码P的存储电容，从而大幅减少了系统内部的引线与硬件数量，因而节省了耗电量及提升了系统整体的运作效能。

技术领域

本发明实施例涉及模数信号转换技术领域，尤其涉及一种模数信号转换系统及方法。

背景技术

数字信号与模拟信号之间的转换器，例如DAC或ADC，已广泛应用于通信系统、消费性电子产品与音响设备等。然而在DAC或ADC内部，无可避免的会有元件不匹配所造成的噪声问题，此类问题经常是通过多阶反馈三角积分调制器(Sigma-Delta Modulator,SDM)来加以处理，使得多阶反馈三角积分调制器在ADC的应用显的格外重要。现业界已有人提出动态组件匹配法(Dynamic Element Matching,DEM)来解决ADC的内部非线性问题，在众多的解决方案之中又以数据加权平均(Data Weighted Averaging,DWA)算法为DEM中的最常见的一种算法。

数据加权平均算法可以降低对DAC或ADC系统中的数字信号的存储电容匹配要求的问题，其所采用的原理就是尽量让每个存储电容被用到的次数相同，通过循环选择存储电容而可忽略每个存储电容的差异所造成的误差，将DAC或ADC非线性误差引入的噪声和失真推至较高、较少用的频带。如图1所示，假设有一个3个比特(3-bit)的DAC或ADC系统，可通过2³-1个(也就是七个)存储电容111所组成的存储电容阵列11来寄存或储存二进制码(Binary code)转为热码(Thermometer code，如表一所示)的数据，如果存储电容阵列11的所有存储电容均已依序寄存了数据，则后续需要寄存或储存的数据将依循环而再回到存储电容阵列11的第一个存储电容再继续进行。其进行的方式可以进一步参阅图2A至图2C。首先，请参阅图2A，假设系统收到的第一笔数据为2，系统的指针(pointer)12会从存储电容阵列11的第一个存储电容开始选择两个存储电容111来开启数据的寄存或储存。接着，请参阅图2B，当系统收到的第二笔数据为4，此时系统的指针12会从原停留的位置向右移一个存储电容，从存储电容阵列11的第三个存储电容开始依序选择四个存储电容111来开启数据的寄存或储存。再来，请参阅图2C，当系统收到的第三笔数据为3，此时系统的指针12停留的位置为存储电容阵列11的第六个存储电容，其右侧仅仅剩下一个存储电容，即第七个存储电容尚未开启，因此在选择了第七个存储电容之后，指针12会跳回到存储电容阵列11的第一个存储电容继续依序再选择两个存储电容111来开启数据的寄存或储存。如此一来，可以保持存储电容阵列11的每个存储电容111被使用到的次数是几近相同的，因此不同的存储电容111彼此的差异性所造成的误差值就被等同均化了，这就是数据加权平均算法的工作原理。

表一

数据加权平均算法确实为基于多阶反馈三角积分的模数信号转换系统里非常实用的运算方法，其所需要的硬件系统可由半导体芯片制作而成。然而在科技进步快速的现代，随着各种电子设备需要处理信息的大量增加，数据加权平均算法需要处理的数据层级也越来越繁杂，需要有更高阶的数据处理能力，而其硬件系统所消耗的半导体芯片面积与其系统的耗电量也随之迅速加大。

发明内容

本发明实施例的目的在于提供一种模数信号转换系统及方法，通过改进其系统内部的数据加权平均算法之运算修正，能降低系统处理高阶数据所需使用元件的数量，因而降低其制作成本，同时减少系统整体的耗电量，提升整体的工作效率。