[发明专利]具有串联连接的增强模式栅极区域和耗尽模式栅极区域的异质结场效应晶体管器件

权利要求书

1.一种集成电路器件，包括异质结场效应晶体管器件，所述异质结场效应晶体管器件包括：

第一压电层，支撑沟道区域；

第二压电层，在所述第一压电层上方；

外源极；

外漏极；

中间源极；

中间漏极，与所述中间源极电连接；

电介质层，在所述第二压电层上方，在纵向上电分离所述外源极和所述外漏极，并且在纵向上具有多个区段，所述多个区段中的两个区段由第一间隙分离；

第一栅极，在所述外源极和所述中间漏极之间，并且具有连接到第一栅极接触的第一尖端，所述第一尖端在所述第一间隙内，所述第一间隙具有小于200nm的长度，其中在紧接在所述第二压电层下方的所述第一压电层中，在所述第一间隙正下方，所述电介质层中的应力产生至少1×10¹¹/cm²电荷的压电电荷；和

第二栅极，在所述中间源极和所述外漏极之间，并且设置在所述电介质层中的第二间隙内，所述第二间隙在纵向上分离所述多个区段中的各区段，所述第二间隙具有至少500nm的长度，

其中所述第一栅极控制所述沟道区域的常关断区段，并且所述第二栅极控制所述沟道区域的常导通区段。

2.根据权利要求1所述的集成电路器件，其中所述第一压电层实质上为晶体的第一III-V族半导体。

3.根据权利要求2所述的集成电路器件，其中所述第一压电层实质上是单晶的。

4.根据权利要求2所述的集成电路器件，其中所述第一压电层实质上是多晶的。

5.根据权利要求2所述的集成电路器件，其中所述第二压电层实质上为晶体的第二III-V族半导体，所述晶体的第二III-V族半导体具有比所述晶体的第一III-V族半导体更宽的带隙。

6.根据权利要求1所述的集成电路器件，其中所述电介质层实质上为氮化硅。

7.根据权利要求1所述的集成电路器件，其中所述第一栅极与所述第二栅极电连接。

8.根据权利要求1所述的集成电路器件，其中所述第一栅极与所述第二栅极没有电连接。

9.根据权利要求1所述的集成电路器件，所述第一栅极具有连接到所述第一栅极接触的第二尖端，所述第二尖端设置在所述电介质层中的第二间隙中，所述电介质层的所述多个区段中的一个区段被设置在所述第一尖端和所述第二尖端之间，第二间隙具有小于200nm的长度。

10.根据权利要求1所述的集成电路器件，其中所述第一压电层和所述第二压电层在异质结处相接，并且在所述第一尖端和所述异质结之间的最短垂直距离与在所述第二栅极和所述异质结之间的最短垂直距离实质上相同。

11.一种集成电路器件，包括异质结场效应晶体管器件，所述异质结场效应晶体管器件包括：

第一压电层，支撑沟道区域；

第二压电层，在所述第一压电层上方；

外源极；

中间漏极；

中间源极，电连接到所述中间漏极；

外漏极；

电介质层，在所述第二压电层上方，将所述外源极和所述中间漏极电分离，并且具有多个区段，所述多个区段中的两个区段由第一间隙分离；

第一栅极，设置在所述外源极与所述中间漏极之间，所述第一栅极具有连接到第一栅极接触的第一尖端，所述第一尖端在所述第一间隙内，所述第一间隙具有小于200nm的长度；和

第二栅极，设置在所述中间源极与所述外漏极之间，所述第二栅极设置在所述电介质层中的第二间隙中，所述第二间隙在纵向上分离所述多个区段中的各区段，所述第二间隙具有至少500nm的长度，

其中所述第一栅极控制所述沟道区域的常关断区段，并且所述第二栅极控制所述沟道区域的常导通区段。