[发明专利]一种数据预取方法、装置和存储设备

说明书

本申请提供了一种数据预取方法和装置。该数据预取方法应用于存储设备中，当第一数据访问请求执行完毕之后，获取目标逻辑块的第一顺序流长度和第一访问次数，所述存储设备的缓存中包括多个逻辑块，所述目标逻辑块以及所述相邻逻辑块均是所述多个逻辑块中的其中之一。接收第二数据访问请求时，将所述第一顺序流长度修改为第二顺序流长度并且将第一访问次数修改为第二访问次数，所述第二数据访问请求用于访问所述目标逻辑块。根据所述第二顺序流长度以及所述第二访问次数计算所述目标逻辑块的顺序度，当所述目标逻辑块的顺序度超过第一预取门限时，执行数据预取操作。可以准确地识别并行顺序流以触发数据预取操作，提高数据命中率。

技术领域

本申请涉及存储技术领域，特别是一种数据预取方法、装置和存储设备。

背景技术

在存储设备中，缓存的访问速度比硬盘的访问速度快，因此在实际应用中往往对待读取的数据进行预测，并提前将预测的数据从硬盘中读取到缓存中来。当存储设备接收读IO请求时，可以实现缓存中数据的读命中，从而大大提高读IO请求的处理速度。预取时机依赖于预取算法，如果预取不及时就会使得命中率偏低，从而影响效率。因此，在什么条件下触发数据预取操作成了亟待解决的问题。

发明内容

本申请提供了一种数据预取方法、装置和存储设备，可以准确地识别并行顺序流从而触发数据预取操作，提高数据命中率。

本申请第一方面提供了一种数据预取方法，该方法应用于存储设备中。当第一数据访问请求执行完毕之后，获取目标逻辑块的第一顺序流长度和第一访问次数。所述第一数据访问请求用于访问所述目标逻辑块，所述第一顺序流长度是所述目标逻辑块的顺序流长度和所述目标逻辑块的前一个相邻逻辑块的顺序流长度的累加，所述第一访问次数是所述目标逻辑块的访问次数和所述目标逻辑块的前一个相邻逻辑块的访问次数的累加。所述存储设备的缓存中包括多个逻辑块，所述目标逻辑块以及所述相邻逻辑块均是所述多个逻辑块中的其中之一。接收第二数据访问请求时，将所述第一顺序流长度修改为第二顺序流长度并且将第一访问次数修改为第二访问次数，所述第二数据访问请求用于访问所述目标逻辑块，所述第二顺序流长度等于所述第一顺序流长度与所述第二数据访问请求的长度之和，所述第二访问次数等于所述第一访问次数与预设的固定值之和。根据所述第二顺序流长度以及所述第二访问次数计算所述目标逻辑块的顺序度，当所述目标逻辑块的顺序度超过第一预取门限时，执行数据预取操作。

在第一方面提供的数据预取方法中，在数据访问请求执行完毕之后，获取目标逻辑块的顺序流长度和访问次数，此时目标逻辑块的顺序流长度是所述目标逻辑块的顺序流长度和所述目标逻辑块的前一个相邻逻辑块的顺序流长度的累加，此时的访问次数是所述目标逻辑块的访问次数和所述目标逻辑块的前一个相邻逻辑块的访问次数的累加，获取的目标逻辑块的顺序流长度和访问次数会作为下一次判断是否执行预取操作的基础，在此基础上计算获得的顺序度能够准确地识别并行顺序流，从而触发数据预取操作，提高数据命中率。

在第一方面提供的数据预取方法中，所述获取目标逻辑块的第一顺序流长度和第一访问次数可以分为两种情况。情况1，可以理解的是，在接收所述第一数据访问请求时，也需要对所述目标逻辑块的顺序流长度和访问次数进行修改，如果此时的修改已经实现了所述目标逻辑块的顺序流长度与所述目标逻辑块的前一个相邻逻辑块的顺序流长度的累加，以及所述目标逻辑块的访问次数与所述目标逻辑块的前一个相邻逻辑块的访问次数的累加，那么在所述第一数据访问请求执行完毕时只需要从缓存中获得所述目标逻辑块的第一顺序流长度和第一访问次数即可。如果接收所述第一数据访问请求时的修改尚且没有包含前一个相邻逻辑块的顺序流长度和前一个相邻逻辑块的访问次数，那么在所述第一数据访问请求执行完毕时，就需要再次对所述目标逻辑块的顺序流长度和访问次数进行修改，使得获取的目标逻辑块的第一顺序流长度是所述目标逻辑块的顺序流长度和所述目标逻辑块的前一个相邻逻辑块的顺序流长度的累加，第一访问次数是所述目标逻辑块的访问次数和所述目标逻辑块的前一个相邻逻辑块的访问次数的累加。