[发明专利]具有无短路源极选择栅极接触通孔结构的三维存储器器件及其制造方法

说明书

通过改变支撑柱结构的图案，使得从其中形成源极选择栅极接触通孔结构的区域中省略支撑柱结构，可以防止由源极选择级接触通孔结构和支撑柱结构的未对准导致的电短路。源极选择级导电层上面的级处的绝缘层可以具有足够的厚度，以在形成背侧凹陷期间防止变形。源极选择级接触通孔结构与支撑柱结构之间的最小横向分离距离大于字线级接触通孔结构与支撑柱结构之间的任何最小横向分离距离。

相关申请

本申请要求于2017年3月10日提交的申请号为62/469，618的美国临时专利申请和于2017年6月26日提交的申请号为15/632，703的美国非临时申请的优先权，其全部内容通过引用并入本文。

技术领域

本公开总体上涉及半导体器件的领域，并且特别地，涉及采用无短路源极选择栅极接触通孔结构的三维存储器器件及其制造方法。

背景技术

在T.Endoh等人在IEDM Proc.(2001)33-36的题为“Novel Ultra High DensityMemory With A Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell”的文章中公开了每单元具有一个位的三维垂直NAND串。

发明内容

根据本公开的方面，提供了一种三维存储器器件，其包括：位于基板之上的绝缘层和导电层的交替堆叠体，其中导电层包括源极选择级导电层和位于源极选择级导电层之上的字线级导电层；存储器堆叠体结构，存储器堆叠体结构延伸穿过交替堆叠体，其中存储器堆叠体结构中的每一个包括存储器膜和垂直半导体沟道，并且垂直半导体沟道接触存储器膜的内侧壁；梯台区域，在梯台区域中，除交替堆叠体内的最顶部导电层之外的每个导电层比交替堆叠体内的上面的导电层横向地延伸得更远；倒退阶梯式电介质材料部分，倒退阶梯式电介质材料部分在梯台区域上面；支撑柱结构，支撑柱结构位于梯台区域中，并且延伸穿过倒退阶梯式电介质材料部分和交替堆叠体；源极选择级接触通孔结构，源极选择级接触通孔结构延伸穿过倒退阶梯式电介质材料部分，并且接触源极选择级导电层；以及字线级接触通孔结构，字线级接触通孔结构延伸穿过倒退阶梯式电介质材料部分，并且接触字线级导电层中的相应的一个。源极选择级接触通孔结构与支撑柱结构之间的最小横向分离距离大于字线级接触通孔结构与支撑柱结构之间的任何最小横向分离距离。

根据本公开的另一方面，提供了一种形成三维存储器器件的方法，其包括以下步骤：形成梯台区域，在梯台区域中，交替堆叠体内的除最顶部牺牲材料层之外的每个牺牲材料层比交替堆叠体内的上面的牺牲材料层横向地延伸得更远；在基板之上形成绝缘层和牺牲材料层的交替堆叠体；形成延伸穿过交替堆叠体的存储器堆叠体结构和支撑柱结构；在梯台区域之上形成倒退阶梯式电介质材料部分；用导电层取代牺牲材料层；以及穿过倒退阶梯式电介质材料部分并直接在导电层中的相应的一个的顶表面上形成接触通孔结构。导电层包括源极选择级导电层和在源极选择级导电层上面的字线级导电层。源极选择级接触通孔结构接触源极选择级导电层。字线级接触通孔结构接触字线级导电层中的相应的一个。源极选择级接触通孔结构与支撑柱结构之间的最小横向分离距离大于字线级接触通孔结构与支撑柱结构之间的任何最小横向分离距离。

附图说明

图1是根据本公开的实施例的示例性结构在形成至少一个外围器件、半导体材料层和栅极电介质层之后的示意性垂直截面图。

图2是根据本公开的实施例的示例性结构在形成绝缘层和牺牲材料层的交替堆叠体之后的示意性垂直截面图。

图3是根据本公开的实施例的示例性结构在形成阶梯式梯台和倒退阶梯式电介质材料部分之后的示意性垂直截面图。

图4A是根据本公开的实施例的示例性结构在形成存储器开口和支撑开口之后的曲折(zig-zag)示意性垂直截面图。

图4B是图4A的示例性结构的俯视图。垂直平面A-A’是图4A的截面的平面。