[发明专利]具有级位移的台阶结构的三维存储器器件及其制造方法

说明书

在衬底之上形成阶面结构。在衬底和阶面结构之上形成绝缘层和间隔体材料层的交替堆叠体，其具有阶面结构的高度的近似二倍的总高度。间隔体材料层形成为导电层或用导电层取代。通过平坦化工艺从阶面结构上方移除交替堆叠体的部分。可以在阶面结构上面的第一阶台区中和在位于交替堆叠体的存储器阵列区的相对侧的第二阶台区中兼时地形成阶梯表面。形成一对级位移的阶梯表面。到交替堆叠体的接触体可以仅向下达到该对级位移的阶梯表面的最低表面，并且可以短于交替堆叠体。

相关申请

本申请要求提交于2017年3月7日、申请号为15/451,773的美国非临时申请的优先权，其整体内容通过引用整合于本文。

技术领域

本公开一般涉及半导体器件的领域，并且具体地涉及采用用于接触字线的级位移的台阶结构的三维存储器器件、及其制造方法。

背景技术

在T.Endoh等人发表于IEDM Proc.(2001)33-36的、题为“Novel Ultra HighDensity Memory With A Stacked-Surrounding Gate Transistor(S-SGT)StructuredCell”的文章中公开了具有每单元一比特的三维垂直NAND串。

发明内容

根据本公开的方面，提供了一种三维存储器器件，其包括：位于衬底(substrate)之上的绝缘层和导电层的交替堆叠体(stack)，其中交替堆叠体从底部到顶部由交替堆叠体内的层的第一连续子集和层的第二连续子集组成；位于衬底之上的阶面(mesa)结构；在存储器阵列区中延伸穿过交替堆叠体的存储器堆叠体结构，其中存储器堆叠体结构中的每一个包括存储器膜和垂直半导体沟道；第一阶台(terrace)区，位于存储器阵列区的第一侧处的阶面结构上方，并且包含第一连续子集的第一阶梯表面；第二阶台区，位于存储器阵列区的第二侧处，并且包含第二连续子集的第二阶梯表面；第一接触通孔结构，接触第一阶台区中的第一连续子集内的相应的导电层；以及第二接触通孔结构，接触第二阶台区中的第二连续子集内的相应的导电层。根据本公开的方面，提供了一种三维存储器器件，其包括：位于衬底之上的绝缘层和字线层的交替堆叠体，其中字线层包括在存储器阵列区中的上部字线层和位于上部字线层之下的下部字线层；在第一接触区中位于衬底之上的阶面结构；在存储器阵列区中延伸穿过交替堆叠体的存储器堆叠体结构，其中存储器堆叠体结构中的每一个包括存储器膜和垂直半导体沟道；第一阶台区，位于存储器阵列区的第一侧处的第一接触区中的阶面结构上方，并且包含第一阶梯表面，第一阶梯表面含有下部字线层的相应的水平表面；以及第一字线接触通孔结构，接触第一阶台区中的下部字线层的相应的水平表面。

根据本公开的另一方面，提供了一种形成三维存储器器件的方法。在衬底之上形成阶面结构。在衬底和阶面结构之上形成绝缘层和间隔体(spacer)材料层的交替堆叠体。交替堆叠体从底部到顶部由交替堆叠体内的层的第一连续子集和层的第二连续子集组成。间隔体材料层形成为导电层，或随后被用导电层取代。穿过交替堆叠体的存储器阵列区而形成存储器堆叠体结构。在阶面结构上方且在存储器阵列区的第一侧处的第一阶台区中形成包含第一连续子集的水平和非水平连接表面(其可以为垂直表面)的第一阶梯表面。在存储器阵列区的第二侧处的第二阶台区中形成包含第二连续子集的水平和非水平连接表面(其可以为垂直表面)的第二阶梯表面。在第一阶梯表面和阶面结构之上形成第一反向(retro)阶梯电介质(dielectric)材料部分，并且在第二阶梯表面之上形成第二反向阶梯电介质材料部分。第一接触通孔结构形成为穿过第一反向阶梯电介质材料部分且与第一阶梯表面的水平部分接触，并且第二接触通孔结构形成为穿过第二反向阶梯电介质材料部分且与第二阶梯表面的水平部分接触。

附图说明

图1是根据本公开的实施例的示例性结构在形成至少一个外围器件和半导体材料层之后的示意性垂直截面图。

图2是根据本公开的实施例的示例性结构在形成电介质阶面结构之后的示意性垂直截面图。