[发明专利]三维集成层叠电路制造用片及三维集成层叠电路的制造方法

说明书

本发明提供一种三维集成层叠电路制造用片1，其介于具有贯通电极的多个半导体芯片之间，其用于将所述多个半导体芯片相互粘合并制成三维集成层叠电路，所述三维集成层叠电路制造用片1至少具备固化性的粘合剂层13，构成粘合剂层13的材料固化前的在90℃下的熔融粘度为1.0×10⁰～5.0×10⁵Pa·s，固化物在0～130℃下的平均线膨胀系数为45ppm以下。该三维集成层叠电路制造用片1能够制造半导体芯片之间的连接电阻不易变化、具有高可靠性的三维集成层叠电路。

技术领域

本发明涉及一种适合于制造三维集成层叠电路的片、及使用有该片的三维集成层叠电路的制造方法。

背景技术

从近年来的电子电路的大容量化、高功能化的角度出发，将多个半导体芯片立体层叠而成的三维集成层叠电路(以下有时称为“层叠电路”)的开发正在进行。这样的层叠电路中，为了小型化及高功能化，使用具有从电路形成面起贯穿至其相反面的贯通电极(TSV)的半导体芯片。该情况下，被层叠的半导体芯片彼此通过各自所具备的贯通电极(或设置在贯通电极的端部的凸块)彼此间的接触而被电连接。

制造这样的层叠电路时，为了确保上述的电连接及机械强度，使用树脂组合物，在贯通电极彼此电连接的同时，将半导体芯片彼此粘合。例如，专利文献1中提出了一种方法，其使通常被称为非导电性膜(Non-Conductive Film)的膜状粘合剂介于半导体芯片之间，从而将半导体芯片彼此粘合。

然而，对于这样的粘合剂，要求即使在温度循环试验中半导体芯片之间的连接电阻也不发生变化的高可靠性。

现有技术文献

专利文献

专利文献1：日本特开2010-010368号公报

发明内容

本发明要解决的技术问题

然而，对于以往的粘合剂，存在在温度循环试验中未必能够确保良好结果的问题。

本发明鉴于这样的实际情况而完成，其目的在于提供一种能够制造半导体芯片之间的连接电阻不易变化、具有高可靠性的三维集成层叠电路的三维集成层叠电路制造用片。此外，本发明的目的还在于提供一种这样的三次元集积体层叠电路的制造方法。

解决技术问题的技术手段

为了达成上述目的，第一，本发明提供一种三维集成层叠电路制造用片，其介于具有贯通电极的多个半导体芯片之间，其用于将所述多个半导体芯片相互粘合并制成三维集成层叠电路，其特征在于，所述三维集成层叠电路制造用片至少具备固化性的粘合剂层，构成所述粘合剂层的材料固化前的在90℃下的熔融粘度为1.0×100～5.0×10⁵Pa·s，且其固化物在0～130℃下的平均线膨胀系数为45ppm以下(发明1)。

上述发明(发明1)的三维集成层叠电路制造用片，由于粘合剂层固化前的在90℃下的熔融粘度为上述范围，因此使粘合剂层介于半导体芯片之间时，粘合剂层良好地追随半导体芯片表面的由贯通电极或凸块引起的凹凸。此外，由于粘合剂层的固化物的平均线膨胀系数为45ppm以下，因此与半导体芯片的线膨胀系数之差变小，能够降低粘合剂层与半导体芯片之间可能产生的应力。因此，上述发明(发明1)的三维集成层叠电路制造用片能够使半导体芯片彼此的连接可靠性高。

在上述发明(发明1)中，构成所述粘合剂层的材料的固化物的玻璃化转变温度优选为150℃以上、350℃以下(发明2)。

在上述发明(发明1、2)中，构成所述粘合剂层的材料的固化物的基于热重量测定的5％质量减少温度优选为350℃以上(发明3)。

在上述发明(发明1～3)中，所述粘合剂层的厚度(T2)的标准偏差优选为2.0μm以下(发明4)。