[发明专利]具有穿过堆叠体的外围接触通孔结构的多层级存储器器件及其制造方法有效
申请号: | 201780004961.1 | 申请日: | 2017-02-10 |
公开(公告)号: | CN108431956B | 公开(公告)日: | 2023-10-10 |
发明(设计)人: | J.于;Z.卢;小川裕之;D.毛;K.山口;S.T.李;李耀升;J.阿尔斯梅尔 | 申请(专利权)人: | 桑迪士克科技有限责任公司 |
主分类号: | H10B43/50 | 分类号: | H10B43/50;H10B43/40;H10B43/27;H10B41/50;H10B41/27 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 邱军 |
地址: | 美国得*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 穿过 堆叠 外围 接触 结构 多层 存储器 器件 及其 制造 方法 | ||
1.一种形成半导体结构的方法,包括:
在半导体衬底上形成外围器件;
在所述半导体衬底之上形成包含第一有源交替堆叠体和第一外围交替堆叠体的第一层级结构,其中至少所述第一外围交替堆叠体在所述外围器件上面,并且所述第一有源交替堆叠体和所述第一外围交替堆叠体中的每一个包括被图案化以提供相应的第一阶梯式梯台的第一绝缘层和第一间隔体材料层的交替堆叠体;
穿过所述第一外围交替堆叠体形成第一外围通孔腔;
以牺牲通孔填充结构填充所述第一外围通孔腔;
在所述第一层级结构之上形成包括第二有源交替堆叠体和第二外围交替堆叠体的第二层级结构,其中所述有源交替堆叠体和所述第二外围交替堆叠体中的每一个包括被图案化以提供相应的第二阶梯式梯台的第二绝缘层和第二间隔体材料层的交替堆叠体,并且所述第二外围交替堆叠体在所述第一外围交替堆叠体的上面;
以导电层替代所述第一间隔体材料层和所述第二间隔体材料层的在所述第一有源交替堆叠体和所述第二有源交替堆叠体中的至少部分;以及
同时形成第二外围通孔腔和字线接触通孔腔,所述第二外围通孔腔穿过第二外围交替堆叠体延伸到所述外围通孔填充结构,所述字线接触通孔腔在第一有源交替堆叠体和第二有源交替堆叠体中延伸到所述导电层。
2.如权利要求1所述的方法,还包括:
移除所述牺牲通孔填充结构;以及
同时地形成在所述第一外围通孔腔和所述第二外围通孔腔的体积中的外围通孔结构和在所述字线接触通孔腔中的字线接触通孔结构。
3.如权利要求1所述的方法,其中在不移除所述第一间隔体材料层和所述第二间隔体材料层的在所述第一外围交替堆叠体和所述第二外围交替堆叠体中的部分的情况下,进行以所述导电层替代所述第一间隔体材料层和所述第二间隔体材料层的在所述第一有源交替堆叠体和所述第二有源交替堆叠体中的部分。
4.如权利要求3所述的方法,其中所述第一间隔体材料层和所述第二间隔体材料层包括与所述第一绝缘层和所述第二绝缘层的材料不同的电介质材料。
5.如权利要求1所述的方法,还包括在所述外围器件的级上方形成半导体材料层,其中所述第一层级结构形成在所述半导体材料层之上。
6.如权利要求5所述的方法,还包括在所述外围器件之上形成嵌入在至少下级电介质层中的下级金属互连结构,其中所述半导体材料层形成在所述至少一个下级电介质层上,其中通过采用所述下级金属互连结构的子集作为蚀刻停止结构的各向异性蚀刻工艺形成所述第一外围通孔腔。
7.如权利要求5所述的方法,其中所述半导体材料层在不存在所述外围器件的区域中形成在所述半导体衬底的顶表面上。
8.如权利要求7所述的方法,还包括在所述外围器件之上形成电介质金属氧化物蚀刻停止层,其中通过采用所述电介质金属氧化物蚀刻停止层的部分作为蚀刻停止结构的各向异性蚀刻工艺形成所述第一外围通孔腔。
9.如权利要求1所述的方法,其中:
所述第二外围交替堆叠体的第二阶梯式梯台在所述第一外围交替堆叠体的第一阶梯式梯台的区域上面;并且
所述第二有源交替堆叠体的第二阶梯式梯台位于所述第一有源交替堆叠体的第一阶梯式梯台的整个区域外侧。
10.如权利要求1所述的方法,还包括:
与形成所述第一外围通孔腔同时地穿过所述第一有源交替堆叠体形成第一存储器开口;以及
与形成牺牲通孔填充结构同时地在所述第一存储器开口中形成牺牲存储器开口填充结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桑迪士克科技有限责任公司,未经桑迪士克科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780004961.1/1.html,转载请声明来源钻瓜专利网。