[发明专利]用于制造包括贯穿基板延伸的导电孔的互连部的方法

说明书

本发明涉及一种用于制造包括贯穿基板(1)延伸的导电孔(V)的互连部的方法，所述方法相继地包括：(a)在所述基板的主表面(1A)上以及至少一个孔洞(10)的内表面(10A、10B)上沉积氮化钛或氮化钽层(11)，该至少一个孔洞延伸到所述基板的厚度的至少一部分内；(b)在所述氮化钛或氮化钽层(11)上沉积铜层(12)；(c)用铜填充所述孔洞(10)；所述方法的特征在于，在步骤(a)期间，基板(1)被布置在第一沉积室(100)内，并且在于所述步骤(a)包括：根据第一脉冲序列、经由第一喷射路径将气相的钛或钽前驱体喷射到沉积室内；以及，根据第二脉冲序列、经由与第一喷射路径不同的第二喷射路径将含氮反应气体喷射到沉积室内，所述第一脉冲序列和第二脉冲序列是有相位差的。

技术领域

本发明涉及一种用于制造包括贯穿基板延伸的导电孔(via)的互连部(interconnection)的方法。

背景技术

在例如由硅制成的、旨在通过其两个主表面而电连接至电子元件的基板内，已知为了生产集成电路而制造穿硅导电孔(TSV)。

制造这种互连部通常包括以下步骤：

-在基板的厚度内形成孔洞(通常不是通孔)，

-在基板的主表面上以及该孔洞的内表面上沉积氮化钛或氮化钽层，

-在该氮化钛层上沉积铜层，以便开始下一步骤，

-用铜填充该孔洞，

-在与其上已沉积有氮化钛或氮化钽层以及铜层的主表面相反的一侧移除基板的一部分，直到所述孔洞的内部被暴露，由此将导电孔变成通孔式导电孔。

该氮化钛或氮化钽层用作阻挡层，以防止铜扩散到基板内。

为了能够通过该导电孔进行适当的导电，这些沉积层必须是顺应的(compliant)并具有良好的质量。“顺应层(compliant layer)”是指这样的层：该层的在与其沉积表面垂直的方向上测量的厚度是恒定的。换句话说，所述层的表面平行于其沉积表面。

能够通过使用原子层沉积(ALD)技术连续沉积多个原子单层(atomicmonolayers)来获得优异的顺应性，但这种沉积相对较慢，导致沉积100至200nm厚度的一层需要几个小时，因此特别昂贵。

物理气相沉积(PVD)较快，因此较不昂贵，但提供的顺应性较差。

然而，在孔洞具有高的形状因子(深度/宽度比)、即形状因子大于或等于5:1的情况下，如果不大于或等于10:1，则沉积物的低顺应性要求在基板的主表面上沉积大厚度的材料，以在孔洞的底部中实现足够的厚度。然后，必须使用化学机械抛光(CMP)从所述表面移除这种过大厚度的材料的至少一部分，这增加了该步骤的成本和持续时间，并且产生了抛光表面的污染问题，从而需要随后的清洁。

最后，化学气相沉积(CVD)提供了比PVD方法更好的顺应性，但它具有引入了污染物(包括碳)的缺点，这降低了所形成的层的质量。

然而，制造导电孔需要沉积具有良好质量的层，即，尤其没有杂质，从而最小化铜电迁移(一种随着时间的流逝而损伤导电孔的现象)的发生。

发明内容

本发明的一个目的是设计一种用于制造包括贯穿基板延伸的导电孔的互连部的方法，它避免了上述问题，并且更具体地，它允许提高所沉积的层的顺应性，并且避免沉积随后必须从基板的主表面去除的过大厚度的材料。本发明的另一目的是还提供随着时间的流逝具有更高可靠性的互连部。

根据本发明，提供了一种用于制造包括贯穿基板延伸的导电孔的互连部的方法，并且该方法包括以下的连续步骤：

a)在基板的主表面上以及至少一个孔洞的内表面上沉积氮化钛或氮化钽层，所述至少一个孔洞延伸到所述基板的厚度的至少一部分内；