[发明专利]具有IV族半导体作为底部结的多结光电子器件

权利要求书

1.一种制造多结光电子器件的方法，该方法包括：

在衬底上提供第一p-n结构，其中所述第一p-n结构包括具有第一带隙的第一半导体的第一基极层，使得所述第一半导体的晶格常数与所述衬底的晶格常数匹配，并且其中所述第一半导体包括III-V族半导体；

在所述第一p-n结构上提供第二p-n结构，其中所述第二p-n结构包括具有第二带隙的第二半导体的第二基极层，其中所述第二半导体的晶格常数与所述第一半导体的晶格常数匹配，并且其中所述第二半导体包括IV族半导体；和

将所述多结光电子器件从所述衬底上剥离，

其中所述多结光电子器件包括所述第一p-n结构和所述第二p-n结构。

2.根据权利要求1所述的方法，其中所述多结光电子器件是柔性器件。

3.根据权利要求1所述的方法，其中所述衬底包括GaAs晶片。

4.根据权利要求1所述的方法，其中在所述第一p-n结构和所述第二p-n结构之间存在第一隧道结。

5.根据权利要求1所述的方法，其中所述第一半导体包括GaAs、AlGaAs、InGaP、InGaAs、AlInGaP、AlInGaAs、InGaAsP、AlInGaAsP、GaN、InGaN、AlGaN、AlInGaN、GaP、其合金或其衍生物中的一种或多种。

6.根据权利要求1所述的方法，其中所述第二半导体包括Si、Ge、C、Sn、其合金或其衍生物中的一种或多种。

7.根据权利要求1所述的方法，其中所述第二半导体具有比所述第一半导体小的能隙。

8.根据权利要求1所述的方法，其中所述第一p-n结构或所述第二p-n结构之一或两者包括物理纹理化表面。

9.根据权利要求8所述的方法，其中通过使用Stranski-Krastanov工艺或Volmer-Weber工艺中的任一个使所述p-n结构中的至少两种材料之间的晶格失配来实现所述物理纹理化表面。

10.根据权利要求1所述的方法，其中所述第一p-n结构还包括一个或多个p-n结。

11.根据权利要求1所述的方法，其中所述第二p-n结构还包括一个或多个p-n结。

12.根据权利要求1所述的方法，其中所述多结光电子器件还包括支持层，所述支持层具有介电层、半导体接触层、钝化层、透明导电氧化物层、抗反射涂层、金属涂层、粘合剂层、环氧树脂层或塑料涂层中的一个或多个。

13.根据权利要求12所述的方法，其中所述支持层对剥离工艺中使用的酸具有化学稳定性。

14.根据权利要求1所述的方法，其中所述第一p-n结构和所述第二p-n结构中的至少一个包括异质结。

15.根据权利要求1所述的方法，还包括在所述衬底上提供适合于外延剥离工艺的牺牲层。

16.根据权利要求15所述的方法，其中所述牺牲层包括AlAs。

17.根据权利要求1所述的方法，其中通过使用包括以下中的一个或多个的外延生长工艺来提供所述第一p-n结构：

金属有机化学气相沉积(MOCVD)工艺，

氢化物气相外延(HVPE)工艺，

分子束外延(MBE)工艺，

金属有机气相外延(MOVPE或OMVPE)工艺，

液相外延(LPE)工艺，或

闭空间气相传输(CSVT)外延工艺。