[发明专利]用于个别地配置共享公共命令存取总线的动态随机存取存储器的系统和方法

权利要求书

1.一种用于操作个人计算设备PCD中的动态随机存取存储器DRAM设备的方法，所述方法包括：

在所述DRAM设备中的所述DRAM中提供都与所述DRAM设备的解码器通信的命令解码器、模式寄存器块和多用途命令MPC缓冲器；

经由所述DRAM设备特有的数据DQ总线在所述MPC缓冲器处接收信息，所述信息是从所述DRAM设备外部发送的；

将所接收的信息从所述MPC缓冲器提供给所述解码器；

基于所接收的信息，利用所述解码器来确定是否针对所述DRAM设备屏蔽模式寄存器写入MRW；

响应于所述确定，如果所述确定是针对所述DRAM设备屏蔽所述MRW，则将屏蔽信号从所述解码器发送到所述命令解码器；

经由共享命令存取CA总线在所述命令解码器处接收第一MRW，所述第一MRW是从所述DRAM设备外部发送的；以及

响应于来自所述解码器的指令：

如果所述指令是屏蔽MRW，则在所述命令解码器处忽略所述第一MRW，以及

如果所述指令是不屏蔽MRW，则将所述第一MRW从所述命令解码器转发到所述模式寄存器块。

2.根据权利要求1所述的方法，其中，所述DRAM设备包括多晶片DRAM存储器的第一晶片。

3.根据权利要求1所述的方法，其中，所述方法还包括：

在经由所述特有的DQ总线在所述MPC缓冲器处接收所述信息之前，经由共享CA总线在所述命令解码器处接收第一命令，所述第一命令包括使能信息；以及

响应于所接收的使能信息，将使能信号发送到所述解码器以使所述解码器变为活动的。

4.根据权利要求3所述的方法，其中，所述使能信息包括经由所述共享CA总线在所述命令解码器处接收的MRW。

5.根据权利要求1所述的方法，其中，所述MPC缓冲器包括先进先出FIFO缓冲器，并且在所述DRAM设备的所述MPC缓冲器处接收的所述信息包括MPC命令。

6.根据权利要求5所述的方法，其中，所述MPC命令包括屏蔽比特，并且由所述解码器进行的所述确定是基于对所述屏蔽比特的设置的。

7.根据权利要求1所述的方法，其中，所述解码器包括相位检测器，并且在所述DRAM设备的所述MPC缓冲器处接收的所述信息包括DQS脉冲。

8.根据权利要求7所述的方法，其中，由所述解码器进行的所述确定是基于所述DQS脉冲的相位的。

9.根据权利要求1所述的方法，其中，将所述屏蔽信号从所述解码器发送到所述命令解码器还包括指示所述命令解码器仅屏蔽所述第一MRW。

10.根据权利要求1所述的方法，其中，将所述屏蔽信号从所述解码器发送到所述命令解码器还包括：指示所述命令解码器屏蔽MRW，直到第二屏蔽信号在所述命令解码器处被接收为止。